文献

J-GLOBAL ID：201202211675848430   整理番号：12A0728655

1GHzのDDR2/3 SSTLドライバとそのオンダイ・ターミネーション,力キャリブレーション,およびスルーレート制御

A 1 GHz, DDR2/3 SSTL driver with On-Die Termination, strength calibration, and slew rate control

著者 (6件)： PLESSAS F. (Univ. Thessaly, Volos, GRC) ,  PLESSAS F. (Patras Innovation Hub, Patra, GRC) ,  DAVRAZOS E. (Patras Innovation Hub, Patra, GRC) ,  ALEXANDROPOULOS A. (Patras Innovation Hub, Patra, GRC) ,  BIRBAS M. (Patras Innovation Hub, Patra, GRC) ,  KIKIDIS J. (Patras Innovation Hub, Patra, GRC)
資料名： Computers and Electrical Engineering  (Computers and Electrical Engineering)
巻： 38  号： 2  ページ： 206-216  発行年： 2012年03月 
JST資料番号： D0546B  ISSN： 0045-7906  CODEN： CPEEBQ  資料種別： 逐次刊行物 (A)
発行国： オランダ (NLD)  言語： 英語 (EN)

タイトルに関連する用語 (5件)： DDR2 ,  ドライバ ,  力 ,  キャリブレーション ,  レート制御