文献

J-GLOBAL ID：201202213950306786   整理番号：12A0539438

DTMOS動作有りと無しのトリプルゲートバルクFinFETの動作

Behavior of triple-gate Bulk FinFETs with and without DTMOS operation

著者 (9件)： DE ANDRADE Maria Gloria Cano (imec, Kapeldreef 75, B-3001 Leuven, BEL) ,  DE ANDRADE Maria Gloria Cano (LSI/PSI/USP, Univ. of Sao Paulo, Av. Prof. Luciano Gualberto, trav. 3, n.158, 05508-010 Sao Paulo, BRA) ,  DE ANDRADE Maria Gloria Cano (E.E. Departament Katholieke Universiteit Leuven, Kasteelpark Arenberg 10, B-3001 Leuven, BEL) ,  MARTINO Joao Antonio (LSI/PSI/USP, Univ. of Sao Paulo, Av. Prof. Luciano Gualberto, trav. 3, n.158, 05508-010 Sao Paulo, BRA) ,  AOULAICHE Marc (imec, Kapeldreef 75, B-3001 Leuven, BEL) ,  COLLAERT Nadine (imec, Kapeldreef 75, B-3001 Leuven, BEL) ,  SIMOEN Eddy (imec, Kapeldreef 75, B-3001 Leuven, BEL) ,  CLAEYS Cor (imec, Kapeldreef 75, B-3001 Leuven, BEL) ,  CLAEYS Cor (E.E. Departament Katholieke Universiteit Leuven, Kasteelpark Arenberg 10, B-3001 Leuven, BEL)
資料名： Solid-State Electronics  (Solid-State Electronics)
巻： 71  ページ： 63-68  発行年： 2012年05月 
JST資料番号： H0225A  ISSN： 0038-1101  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本論文において,動的閾値(DT)手法と非プレーナ構造の組み合わせをトリプルゲートFinFETにおいて実験的に研究した。ドレイン電流,相互コンダクタンス,抵抗,閾値電圧,サブ閾値振幅,およびドレイン誘起障壁低下(DIBL)をDTモードと標準バイアス構成において解析した。さらに,ドレイン電流対相互コンダクタンス,出力コンダクタンス,Early電圧,および固有電圧利得などのアナログ性能に対する重要な性能指数を,初めて実験的に,そして三重ゲートDTMOS FinFETの種々のチャネルドーピング濃度に対する三次元(3D)数値シミュレーションにより,それぞれ研究した。結果は,DTMOS FinFETは常により優れた特性とより大きなトランジスタ効率を生成することを示した。加えて,高チャネルドーピング濃度を持つDTMOS FinFETは,高性能低電力/低電圧用途にとって望ましい,通常の動作モードと比較してはるかに優れたアナログ性能を示した。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *閾値 ,  *ゲート【半導体】 ,  *FET【トランジスタ】 ,  電流電圧特性 ,  相互コンダクタンス ,  利得 ,  性能指数 ,  不純物分布 ,  シミュレーション ,  短チャネル効果
準シソーラス用語： *FinFET ,  *トリプルゲート ,  数値シミュレーション ,  電圧利得 ,  *動的閾値 ,  DIBL

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (1件)： FinFET