文献

J-GLOBAL ID：201202220684496910   整理番号：12A0145909

組込みシステムにおける低電力セットアソシアティブキャッシュ用の挙動ベース適応型アクセスモード

A Behavior-based Adaptive Access-mode for Low-power Set-associative Caches in Embedded Systems

著者 (4件)： YE Jiongyao (Graduate School of Information, Production and Systems, Waseda Univ.) ,  DING Hongfeng (Graduate School of Information, Production and Systems, Waseda Univ.) ,  HU Yingtao (Graduate School of Information, Production and Systems, Waseda Univ.) ,  WATANABE Takahiro (Graduate School of Information, Production and Systems, Waseda Univ.)
資料名： Journal of Information Processing (Web)  (Journal of Information Processing (Web))
巻： 20  号： 1  ページ： 26-36 (J-STAGE)  発行年： 2012年 
JST資料番号： U0109A  ISSN： 1882-6652  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 現代の組込みプロセッサはキャッシュミスを低減するために通常セットアソシアティブ方式を使用している。しかしながら,従来のセットアソシアティブキャッシュは,マッチしたウェイのみが使用されているけれども,アクセス時間を低減するためにずっとプローブしなければならないために電力消費の見地においてその欠点を持っている。他のウェイのアクセスに費やされたエネルギーは浪費され,そしてそのようなエネルギーの比率はキャッシュ連想度が増加するに連れ増加するだろう。相化キャッシュのような以前の研究では,キャッシュアクセスモードを最適化する事によってセットアソシアティブキャッシュの電力消費を低減するためにウェイ予測キャッシュ及び部分タグ比較を提案して来た。しかしながら,これらの手法はプログラム実行全体に渡って単一のアクセスモードを使用するためプログラム挙動に従って適応可能ではない。本論文において,筆者らはプログラム実行中にアクセスモードを劇的に調節できる組込みシステムにおけるセットアソシアティブキャッシュ用の挙動ベース適応型アクセスモードを提案した。最初に,プログラム挙動繰り返しの原理に基づいてプログラムを幾つかの段階へと分割した。それから,各段階に対して,各段階がプログラム実行中のアプリケーションの需要に合うように異なった最適アクセスモードを採用するように最適アクセスモードを利用するためにオフシステム事前解析を用いた。筆者らの提案アプローチはハードウェアオーバヘッドを殆ど必要とせず,殆どの負荷をソフトウェアに委ね,それで組込みプロセッサに対して非常に効果的である。Spec2000を用いたシミュレーションは,筆者らの提案アプローチが命令キャッシュ及びデータキャッシュ各々に対して約76.95%及び64.67%電力を低減できる事を示した。同時に,性能劣化は1%未満だった。(翻訳著者抄録)

シソーラス用語： キャッシュメモリ ,  計算機プログラム ,  *挙動 ,  *適応 ,  モード ,  *組込みシステム
準シソーラス用語： アクセス ,  セットアソシアティブキャッシュ ,  静的解析 ,  *低電力

分類 (2件)： オペレーティングシステム  (JD03020J) ,  記憶方式  (JC02040V)

引用文献 (18件)：

• [1] Edmondson, J.H., Rubinfeld, P.I., et al.: Internal organization of the Alpha 21164, a 300MHz 64-bit quad-issue COMS RISC microprocessor, Digital Technical Journal, pp.119-135 (July 1995).
• [2] Montenaro, J. et al.: A 160MHz 32bit 0.5W CMOS RISC Microprocessor, The Int'l Solid-State Circuits, Vol.31, pp.1703-1714 (Nov. 1996).
• [3] Calder, B., Grunwald, D. and Emer, J.: Predictive Sequential Associative Cache, the 2nd IEEE International Symposium on High Performance Computer Architecture, Sab Hise, pp.244-254 (Feb. 1996).
• [4] Inoue, K., Ishihara, T. and Murakami, K.: Way-predicting set-associative cache for high performance and low energy consumption, Proc. Int. Low Power Electronics and Design Symp., pp.273-275 (1999).
• [5] Inoue, K., Ishihara, T. and Murakami, K.: A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection, IEICE Trans. on Electron, Vol.E83-C, No.2, pp.24-36 (Feb. 2000).

タイトルに関連する用語 (5件)： 組込みシステム ,  低電力 ,  キャッシュ ,  挙動 ,  アクセス