文献

J-GLOBAL ID：201202222793038747   整理番号：12A0722000

SIMDサポートを備えた低コストなバイナリ128浮動小数点演算FMAユニットの設計

Low-Cost Binary 128 Floating-Point FMA Unit Design with SIMD Support

著者 (5件)： HUANG Libo (National Univ. Defense Technol., Changsha, CHN) ,  MA Sheng (National Univ. Defense Technol., Changsha, CHN) ,  SHEN Li (National Univ. Defense Technol., Changsha, CHN) ,  WANG Zhiying (National Univ. Defense Technol., Changsha, CHN) ,  XIAO Nong (National Univ. Defense Technol., Changsha, CHN)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 61  号： 5  ページ： 745-751  発行年： 2012年05月 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,大規模浮動小数点演算の計算精度と信頼性を向上させ,かつ並列処理アプリケーションの高速化をはかるため,単一命令多重データ(SIMD)サポートするバイナリ128浮動小数点融合積和演算(FMA)装置のアーキテクチャを提案した。提案の手法は,スループットおよび遅延と装置面積および消費電力のような性能のトレードオフのために,セグメント化および逐次処理ハードウェアベクトル化の両手法を使用して設計した。ここでは,提案したFMA装置のフロック図を示して,乗算器,シフタ,仮数加算器,丸め器など構成について解説した。提案したFMA装置をCMOSに実装してハードッウェア特性を評価した結果は,バイナリ128,二つのバイナリ64,または四つのバイナリ32としての計算処理が可能であり,他の手法に比べて面積効率が高く低消費電力を実現できることを示した。

シソーラス用語： *SIMD ,  *浮動小数点演算 ,  融合 ,  積算 ,  加算
準シソーラス用語： *アーキテクチャ設計 ,  *四倍精度演算 ,  低消費電力 ,  面積効率 ,  融合積和演算

分類 (2件)： 計算理論  (JB02000A) ,  演算方式  (JC02020Z)

タイトルに関連する用語 (4件)： SIMD ,  バイナリ ,  浮動小数点演算 ,  設計