文献

J-GLOBAL ID：201202223201823974   整理番号：12A1636369

先端電子デバイスの量産を支える超精密研磨技術 最先端Si半導体デバイスにおけるCMPプロセス

著者 (1件)： 菅井和己 (フジミインコーポレーテッド)
資料名： 精密工学会誌  (Journal of the Japan Society for Precision Engineering)
巻： 78  号： 11  ページ： 928-931  発行年： 2012年11月05日 
JST資料番号： F0268C  ISSN： 0912-0289  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本報では最先端の半導体デバイスの製造に用いられるCMP(Chemical Mechanical Polish)技術の役割とそれぞれのアプリケーションにおける技術課題について紹介し解説した。主な内容項目を次に示した。1)はじめに:Si半導体デバイスとCMPの技術開発経緯,2)CMP技術の役割:平坦化,加工(ダマシン法など),3)最近の用途と課題:CMP技術の適用用途,ゲート加工(ゲート構造の形成フロー,AlCu合金の表面に発生した腐食,表面に保護膜を形成し腐食を防止した場合のAlCu合金表面のSEM写真),Cuダマシン配線形成(Cuめっき後のウェハー断面の模式図,Ru研磨速度の酸化還元電位依存性,腐食が発生したCu配線と表面を保護膜で覆うことで腐食を防止したCu配線の断面STEM写真,CuとRuの間およびCuとTaの間でのガルバニック腐食の推定メカニズム),TSV加工(ビアミドルプロセスによるTSVの形成フロー)など。

シソーラス用語： 化学研磨 ,  超小形回路技術 ,  ウエハ【IC】 ,  平坦性 ,  半導体プロセス ,  配線 ,  電池作用腐食 ,  ルテニウム ,  バイアホール ,  金属薄膜 ,  *半導体素子 ,  ゲート【半導体】 ,  *研磨 ,  *精密研削 ,  *超精密加工 ,  *化学機械研磨 ,  *シリコンウエハ ,  *超精密研磨 ,  シリコン貫通ビア ,  *機械工作 ,  腐食
準シソーラス用語： *CMP【化学研磨】 ,  Cu配線 ,  TSV【配線】 ,  ダマシン法 ,  バリアメタル ,  *平坦化

分類 (2件)： 特殊加工  (QC04000Y) ,  固体デバイス製造技術一般  (NC03030V)

引用文献 (7件)：

• 1) C. Auth et al. : Digest of 2012 Symp. on VLSI Technology, (2012) 131.
• 2) C. W. Kaanta et al. : Proceedings of VLSI Multilevel Interconnection Conf., (1991) 144.
• 3) K. Sugai et al. : Technical Digest of International Electron Device Meeting, (1997) 781.
• 4) D. Edelstein et al. : Technical Digest of International Electron Devices Meeting, (1997)773.
• 5) K. Mistry et al. : Technical Digest of International Electron Devices Meeting, (2007) 247.

タイトルに関連する用語 (8件)： 電子デバイス ,  量産 ,  超精密研磨 ,  最先端 ,  Si ,  半導体デバイス ,  CMP ,  プロセス