文献

J-GLOBAL ID：201202224594257955   整理番号：12A0749337

65nm CMOSで作製した10ビット80MS/s判定選択逐次近似TDC

A 10-Bit 80-MS/s Decision-Select Successive Approximation TDC in 65-nm CMOS

著者 (4件)： CHUNG Hayun (Keio Univ., Yokohama, JPN) ,  CHUNG Hayun (Korea Advanced Inst. Sci. and Technol., Deajeon, KOR) ,  ISHIKURO Hiroki (Keio Univ., Yokohama, JPN) ,  KURODA Tadahiro (Keio Univ., Yokohama, JPN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 47  号： 5  ページ： 1232-1241  発行年： 2012年05月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： オンチップ時間測定応用のための判定選択構造を持つ10ビット80MS/s逐次近似時間ディジタル変換器(TDC)を提案する。入力及び参考時間間の相対的時間差を用いて,時間領域逐次近似を実現した。逐次近似スキームによって,高ビット分解能と低消費電力が可能になるが,判定選択構造によって速いビット変換が可能になり,これは高いサンプリング速度につながる。判定選択構造は逐次近似反復ループを巻き出し,ビット変換時間を最小にするために,時間がかかる時間評価と調整手順を除去する。逐次近似スキームは2等分検索に依存するので,遅延段階での全数を減少することによって,良いパワー及び雑音性能を達成するために指数遅延線を採用した。提案TDCはビット変換当たり0.048遅延段階を用いるのみである。65nm CMOS技術で作製したテストチッププロトタイプの消費電力は80MS/sにおいて9.6mW,性能係数(FOM)は0.23pJ/変換-ステップ,単一ショット正確さは0.5LSBであった。

シソーラス用語： *半導体集積回路 ,  *信号変換器 ,  ディジタル計測器 ,  *CMOS構造 ,  逐次近似 ,  高分解能 ,  等価回路 ,  回路パターン形成 ,  AD変換
準シソーラス用語： サンプリング速度 ,  時間ディジタル変換器

分類 (2件)： 半導体集積回路  (NC03162T) ,  AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： CMOS ,  作製 ,  逐次近似 ,  TDC