文献

J-GLOBAL ID：201202225547962124   整理番号：12A1143492

65nm CMOSにおける1.01ps_rms総合ジッタを有するリングVCOを用いたディジタル安定化III型PLL

A Digitally Stabilized Type-III PLL Using Ring VCO with 1.01ps_rms Integrated Jitter in 65nm CMOS

著者 (5件)： SAI Akihide (Toshiba, Kawasaki, JPN) ,  KOBAYASHI Yuka (Toshiba, Kawasaki, JPN) ,  SAIGUSA Shigehito (Toshiba, Kawasaki, JPN) ,  WATANABE Osamu (Toshiba, Kawasaki, JPN) ,  ITAKURA Tetsuro (Toshiba, Kawasaki, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 248-249,249A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低ジッタVCO型PLLの設計を論じ,リングVCOを有するディジタル安定化III型PLLを述べた。二重チューニングPLL(DT)構造を使用した本PLLは,ディジタル積分器とDA変換器によりcoarse経路を構成して安定性を改善し,fine経路のVCO制御利得を,coarse経路のそれより1000倍低い10MHz/Vに設定した。更なるバンド内位相雑音低減のために,本III型PLLは,そのcoarse経路にサブサンプリングPLLを採用し,1.01ps_rms総合ジッタを達成した。

シソーラス用語： *位相同期ループ ,  回路合成 ,  回路特性 ,  VCO【発振器】 ,  リング発振器 ,  ディジタル方式 ,  安定性 ,  ジッタ ,  位相雑音 ,  雑音低減

分類 (1件)： その他の電子回路  (NC05090X)

タイトルに関連する用語 (7件)： CMOS ,  総合 ,  ジッタ ,  VCO ,  ディジタル ,  安定化 ,  PLL