文献

J-GLOBAL ID：201202227249433057   整理番号：12A1485853

2μW~50μWの負荷範囲での効率が90%以上の40nm CMOSにおける0.45V入力オンチップゲートブースト(OGB)バックコンバータ

A 0.45-V Input On-Chip Gate Boosted (OGB) Buck Converter in 40-nm CMOS with More Than 90% Efficiency in Load Range from 2μW to 50μW

著者 (8件)： ZHANG Xin (Univ. Tokyo, Tokyo, JPN) ,  CHEN Po-Hung (Univ. Tokyo, Tokyo, JPN) ,  RYU Yoshikatsu (Semiconductor Technol. Academic Res. Center (STARC), Yokohama, JPN) ,  ISHIDA Koichi (Univ. Tokyo, Tokyo, JPN) ,  OKUMA Yasuyuki (Semiconductor Technol. Academic Res. Center (STARC), Yokohama, JPN) ,  WATANABE Kazunori (Semiconductor Technol. Academic Res. Center (STARC), Yokohama, JPN) ,  SAKURAI Takayasu (Univ. Tokyo, Tokyo, JPN) ,  TAKAMIYA Makoto (Univ. Tokyo, Tokyo, JPN)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2012  ページ： 194-195  発行年： 2012年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 40nm CMOSによるクロックゲートディジタルPWM制御器による0.45V入力,0.4V出力オンチップゲートブースト(OGB)バックコンバータで,40μW以下の出力電力を扱うための高効率を達成した。PWM制御器の遅延線のダイ-ダイ遅延変動を補償するために,対数ストレス電圧方式による線形遅延トリミングを提案した。

シソーラス用語： *DC-DCコンバータ ,  半導体集積回路 ,  電力変換器 ,  効率 ,  回路設計 ,  遅延線 ,  トリミング ,  負荷調整
準シソーラス用語： *バックコンバータ ,  CMOS集積回路 ,  PWM制御コンバータ ,  電力変換効率

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (2件)： CMOS ,  バックコンバータ