文献
J-GLOBAL ID:201202229286765267   整理番号:12A0273769

FPGA上での効率的プリエンプティブハードウェアマルチタスクのための新しいフレームワーク

A Novel Framework for Effective Preemptive Hardware Multitasking on FPGAs
著者 (4件):
資料名:
巻: E95-D  号:ページ: 345-353 (J-STAGE)  発行年: 2012年 
JST資料番号: L1371A  ISSN: 0916-8532  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Xilinx社のVirtex-4などの最近のFPGA(フィールドプログラマブルゲートアレイ)は,HW(ハードウェア)タスクのような概念の実装を可能にする,動的かつ部分的にその内容を変更する能力を持っている。そのソフトウェアの対応物と同様に,HWタスクは,他のHWタスクと時間多重化資源を共有する。このようなシステムにおけるプリエンプティブマルチタスクをサポートするには,追加のコンテキスト保存および復元の機構を,最初から実質的に構築する必要がある。本論文では,フリップフロップおよびメモリ素子の両方を含むタスクに適した,HWタスクのプリエンプションのための効率的な手法を提案した。著者等のソリューションは,組み込みシステムのフレームワークと同様に,設計時に使用されたビットストリームを解析および操作するためのオフラインツールで構成した。フレームワークは,DMA(ダイレクトメモリアクセス)ベースの,命令主導型の再構成/リードバック制御器,およびHWタスクの管理を容易にするために開発した軽量バスが含まれている。システム全体は,Xilinx社のVirtex-4 FPGAの上に実装し,様々なHWタスクに対し有望な結果を示した。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
汎用演算制御装置  ,  計算機システム開発 
引用文献 (14件):
もっと見る
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る