文献

J-GLOBAL ID：201202229848663276   整理番号：12A0680074

利得偏差0.08dBpp/200MHzを達成した1GHz帯小型FET増幅回路

Small-Size FET Amplifier that Achieves Gain Flatness 0.08dBpp over 200 MHz in 1 GHz Band

著者 (4件)： 崎原孫周 (豊橋技科大) ,  WUREN Tuya (豊橋技科大 電気・電子情報工学系) ,  上原秀幸 (豊橋技科大 電気・電子情報工学系) ,  大平孝 (豊橋技科大 電気・電子情報工学系)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 111  号： 458(MW2011 165-189)  ページ： 5-7  発行年： 2012年02月23日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 周波数0.8GHz~1GHz帯域において,基底利得8dB以上となる小型FET増幅回路の設計・試作および測定を行い,結果,利得偏差0.08dBpp/200MHzを達成した。今回試作した回路は,提供されたFET(ATF54143)のゲート側に微分回路を付加した単純な構成となっている。これは,FET単体で比帯域内において十分な利得が得られており,適切な微分回路をゲート側に付加することで平坦な利得が期待できると考えたためである。また,この増幅回路は集中定数素子のみで構成されており,素子間の配線による信号の劣化や不整合を防ぐため素子間隔を非常に短くしている。これにより回路面積は1cm角となり非常に小型化された。(著者抄録)

シソーラス用語： UHF【周波数】 ,  *FET【トランジスタ】 ,  利得 ,  *高周波増幅器 ,  微分器 ,  *集中定数系 ,  図表 ,  VSWR
準シソーラス用語： Smithチャート

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： 利得 ,  偏差 ,  FET ,  増幅回路