文献

J-GLOBAL ID：201202230479279023   整理番号：12A0814390

高電圧LD-MOSFETデバイス不整合検討用のテスト構造

Test Structure for High Voltage LD-MOSFET Device Mismatch Investigations

著者 (3件)： POSCH Werner (austriamicrosystems AG, Unterpremstaetten, AUT) ,  MURHAMMER Christian (Robert Bosch AG, Vienna, AUT) ,  SEEBACHER Ehrenfried (austriamicrosystems AG, Unterpremstaetten, AUT)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 25  号： 2  ページ： 136-144  発行年： 2012年05月 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高電圧LDMOSFET(HV-LDMOSFET)では,多くのアナログ回路で完全な整合デバイスを必要としている。本稿では,4992個のHV-MOSFETsの整合特性評価用のアレイテスト構造について報告した。モンテカルロSPICEシミュレーション用に短距離と長距離の不整合パラメータを求めるためのテスト構造を設計した。ゲートとドレイン端末制御用の高電圧スイッチ回路について詳細に述べた。このテスト構造による漏れ電流と配線抵抗の実験を行い,線形領域と飽和領域,ゼロと非ゼロボディバイアスに対するドレイン電流整合を調べた。擬似飽和領域に対してドレイン電流不整合の増加が見られた。さらに,絶縁HV-LDMOSトランジスタタイプの閾値電圧に対する不整合評価と距離依存性不整合評価結果を示した。

シソーラス用語： MOSFET ,  高電圧 ,  アナログ回路 ,  *テスト構造 ,  SPICEプログラム ,  *不整合 ,  ゲート【半導体】 ,  ドレイン【半導体】 ,  スイッチ回路 ,  漏れ電流 ,  電気抵抗 ,  モンテカルロ法 ,  計算機シミュレーション
準シソーラス用語： *LDMOSFET ,  ドレイン電流 ,  モンテカルロシミュレーション ,  配線抵抗 ,  閾値電圧

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (5件)： 高電圧 ,  LD ,  MOSFET ,  不整合 ,  テスト構造