文献

J-GLOBAL ID：201202231109793999   整理番号：12A0345206

高性能NANDフラッシュメモリ用の埋め込みDRAM技術

An Embedded DRAM Technology for High-Performance NAND Flash Memories

著者 (6件)： TAKASHIMA Daisaburo (Toshiba Corp., Yokohama, JPN) ,  NOGUCHI Mitsuhiro (Toshiba Corp., Yokohama, JPN) ,  SHIBATA Noboru (Toshiba Corp., Yokohama, JPN) ,  KANDA Kazushige (Toshiba Corp., Yokohama, JPN) ,  SUKEGAWA Hiroshi (Toshiba Corp., Yokohama, JPN) ,  FUJII Shuso (Toshiba Corp., Yokohama, JPN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 47  号： 2  ページ： 536-546  発行年： 2012年02月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 標準NANDフラッシュメモリプロセスを用いた埋め込みDRAMを,初めて実証した。余分の高価な製造プロセスの無い,この埋め込みDRAMは,2.4mm²/Mbマクロ密度を実現し,それらの性能を増すために,NANDフラッシュメモリ用の大容量オンチップページバッファとデータキャッシュを用意した。1.5μm²セルの32KB DRAMバッファマクロを,32nmNANDフラッシュメモリプロセスで作成した。作成した32KB埋め込みDRAM試験媒体は,256Bページアクセスで3.2mAの電流で90nsの最小サイクル,15nsバーストサイクルタイム(66Mb/S/ピン)の諸特性を実証した。

シソーラス用語： *NAND回路 ,  *フラッシュメモリ ,  埋込み【挿入】 ,  *DRAM ,  帯域幅 ,  誤り率 ,  保持 ,  ソフトエラー ,  データ書込 ,  データ読取 ,  キャッシュメモリ
準シソーラス用語： BER【誤り率】 ,  データ保持 ,  リフレッシュメモリ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 高性能 ,  NANDフラッシュメモリ ,  埋め込みDRAM