文献

J-GLOBAL ID：201202232204453743   整理番号：12A1143547

0.13μm CMOSによって作製した自動抵抗器整合ができるオンチップ利得再構成可能1.2V 24μWチョッピング計装増幅器

On-Chip Gain Reconfigurable 1.2V 24μW Chopping Instrumentation Amplifier with Automatic Resistor Matching in 0.13μm CMOS

著者 (2件)： MICHEL Fridolin (KU Leuven, Leuven, BEL) ,  STEYAERT Michiel (KU Leuven, Leuven, BEL)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 372-373,373A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 医用及びエネルギー捕捉回路には低電圧,低電力,そして,小面積であることが強く要請される。これに動機付けられて,電力消費がわずか24μWで1.2Vで駆動できる完全集積計装増幅器(IA)を提案する。オンチップ抵抗器トリミングの正確な基準発生と共に,レールツーレール出力振動を持つ直接電流フィードバック構造(DCFB)を提案する。不整合,プロセスと温度の変化による低利得誤差を保証しながら,利得再構成を達成した。

シソーラス用語： *増幅器 ,  アナログ回路 ,  半導体集積回路 ,  CMOS構造 ,  遮断現象 ,  再構成 ,  超LSI ,  回路パターン形成 ,  等価回路 ,  利得制御 ,  入出力特性 ,  帰還回路 ,  *計装 ,  消費電力 ,  省エネルギー ,  *回路設計
準シソーラス用語： レールツーレール ,  計装用増幅器

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (8件)： CMOS ,  作製 ,  抵抗器 ,  整合 ,  オンチップ ,  利得 ,  再構成可能 ,  計装増幅器