文献

J-GLOBAL ID：201202235010020853   整理番号：12A1114972

VLSIスタンダードセル配置のための解析プレーサ

An Analytical Placer for VLSI Standard Cell Placement

著者 (2件)： CHEN Jianli (Fuzhou Univ., Fuzhou, CHN) ,  ZHU Wenxing (Fuzhou Univ., Fuzhou, CHN)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 31  号： 8  ページ： 1208-1221  発行年： 2012年08月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSIのセル配置問題は,所定のネットリストに対して設計領域に一連のセルを配置することである。本稿では,配置アルゴリズムの長所と短所を検討してスタンダードセルの高品質な解析配置アルゴリズムを提案した。本プレーサは,マルチレベルグローバル配置(GP)と詳細セル配置(DP)の2段階からなる。GP段階では,いくつかのセルオーバラップ制約を無視して全ネットリストと配置情報のグローバルな視点でソリューションを求め,反復ローカル微調整技術によりこのソリューションを改善した。DP段階では,高速リーガライゼーションアルゴリズムを開発し,GPによるソリューションをリーガル化し,セルオーダーポリッシングを用いてリーガルソリューションを改善した。

シソーラス用語： 超LSI ,  *半導体集積回路 ,  *ASIC ,  配置 ,  *配置設計 ,  データ ,  相互接続 ,  アルゴリズム
準シソーラス用語： *VLSI ,  *スタンダードセル【集積回路】 ,  ネットリスト ,  *プレーサ【集積回路】 ,  特定用途向け集積回路

分類 (3件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (4件)： VLSI ,  スタンダードセル ,  解析 ,  プレーサ