文献

J-GLOBAL ID：201202238329455207   整理番号：12A1584768

TSV相互接続を持つ積層SRAMメモリチップモジュールの設計とプロセス開発

Design and Process Development of a Stacked SRAM Memory Chip Module with TSV Interconnection

著者 (14件)： MA Shenglin (Peking Univ., Beijing, CHN) ,  SUN Xin (Peking Univ., Beijing, CHN) ,  ZHU Yunhui (Peking Univ., Beijing, CHN) ,  ZHU Zhiyuan (Peking Univ., Beijing, CHN) ,  CUI Qinghu (Peking Univ., Beijing, CHN) ,  CUI Qinghu (Peking Univ., Shenzhen, CHN) ,  CHEN Meng (Peking Univ., Beijing, CHN) ,  XIAO Yongqiang (Peking Univ., Beijing, CHN) ,  CHEN Jing (Peking Univ., Beijing, CHN) ,  MIAO Min (Peking Univ., Beijing, CHN) ,  MIAO Min (Beijing Information Sci. & Technol. Univ., Beijing, CHN) ,  LU Wengao (Peking Univ., Beijing, CHN) ,  JIN Yufeng (Peking Univ., Beijing, CHN) ,  JIN Yufeng (Peking Univ., Shenzhen, CHN)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 62nd Vol.3  ページ： 1925-1929  発行年： 2012年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： TSV(スルーシリコンビア)を使った3D IC(三次元集積回路)技術はICの高密度実装に有効な技術であり,今後多くのアプリケーションで使用されると期待されている。本稿では,TSVを使った新しい3D IC技術による積層SRAMメモリチップモジュールの製作について報告した。インタポーザの製作ではTSVのCuめっきによる充填に続いてCu/Snマイクロバンプをめっきにより形成することにより,Cuめっき後の余分なCu除去が不要である。また,1層導電層によるRDL(再配線層)プロセスでTSVのシード層も同時に形成する。この技術を実証するために,4層SRAMチップモジュールを製作した。

シソーラス用語： *バイアホール ,  *集積回路 ,  三次元 ,  積層構造 ,  高密度実装 ,  SRAM ,  *回路モジュール ,  銅めっき ,  固体回路部品 ,  バンプ ,  ボンディング【IC】 ,  下層 ,  超小形回路技術 ,  配線 ,  相互接続
準シソーラス用語： RDL ,  インターポーザ ,  シード層 ,  *スルーシリコンビア ,  マイクロバンプ ,  *三次元集積回路

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  混成集積回路  (NC03163K)

タイトルに関連する用語 (6件)： TSV ,  相互接続 ,  SRAM ,  設計 ,  プロセス ,  開発