文献

J-GLOBAL ID：201202239921953941   整理番号：12A1143464

32nm CMOSによる3次元グラフィックスの頂点と画素シェーディングのための2.05G頂点/s 151mW照明アクセラレータ

A 2.05GVertices/s 151mW Lighting Accelerator for 3D Graphics Vertex and Pixel Shading in 32nm CMOS

著者 (8件)： SHEIKH Farhana (Intel, OR) ,  MATTHEW Sanu (Intel, OR) ,  ANDERS Mark (Intel, OR) ,  KAUL Himanshu (Intel, OR) ,  HSU Steven (Intel, OR) ,  AGARWAL Amit (Intel, OR) ,  KRISHNAMURTHY Ram (Intel, OR) ,  BORKAR Shekhar (Intel, OR)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 184-185,185A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 照明計算は,頂点と画素シェーディングにおいて性能と電力を最も要する演算であるが,これは多数の浮動小数点乗算(FP)と指数べきを必要とするためである。本稿は,高性能プロセッサとモバイルSoCにおける3次元グラフィックスの頂点と画素シェーディングのダイ上高速化を目標とした,単一サイクルスループット照明アクセラレータの32nm High-KメタルゲートCMOSによる試作を報告した。Phong照明(PI)方程式の要素を対数領域で並列計算し,高精度4セグメント区間線形近似型対数回路と真数回路を用いて,PI照明の高精度固定小数点対数領域計算を実現した。高精度5FP乗算と1FP指数べきを,それぞれ固定小数点の5加算と1乗算に変換し,0.064mm²の小面積上で最大2.05G頂点/sの単一サイクル照明スループットを得た。

シソーラス用語： *コンピュータグラフィックス ,  *照明計算 ,  データ処理システム ,  浮動小数点演算 ,  マイクロプロセッサ ,  超LSI ,  ゲート【半導体】 ,  半導体プロセス ,  スループット ,  並列演算 ,  近似法 ,  乗算 ,  べき ,  固定小数点演算 ,  *コプロセッサ
準シソーラス用語： CMOSプロセス ,  SOC【IC】 ,  *アクセラレータ ,  グラフィックプロセッサ ,  *シェーディング ,  メタルゲート ,  三次元コンピュータグラフィックス ,  線形近似

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： CMOS ,  3次元グラフィックス ,  頂点 ,  画素 ,  シェーディング ,  照明 ,  アクセラレータ