文献

J-GLOBAL ID：201202243552989551   整理番号：12A0364070

データ電圧低減のためのプラズマディスプレイパネルのバイアススキャン

Biased scan of plasma display panel for data voltage reduction

著者 (7件)： SUNG C.h. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR) ,  KIM J.h. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR) ,  CHUNG Y.c. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR) ,  JEON M.j. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR) ,  SEO J.w. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR) ,  JUNG Y.k. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR) ,  KANG B.k. (Dep. of Electronic and Electrical Engineering, POSTECH, San 31, Hyoja Dong, Pohang, Kyungpook 790-784, KOR)
資料名： Displays  (Displays)
巻： 33  号： 1  ページ： 21-27  発行年： 2012年01月 
JST資料番号： C0042B  ISSN： 0141-9382  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 本論文は,プラズマディスプレイパネル(PDP)のデータ電圧を低減する一方法を提案する。提案したバイアススキャン法は,1つはサステインパルス発生器(FGND)およびもう1つはデータアドレスと制御システム(CHGND)用の,2つの分離したグランド系統を用いる。アドレス期間中にCHGNDおよびFGND間に印加される直流電圧バイアスは,スキャンパルスのみにより誘起される望ましくないグロー放電を避けながら,V_dを減少する。各サブフィールドの最初のサステインパルスに対し,CHGNDはFGNDに接続され,そのことはアドレス放電の時間遅れを減少し,しかし持続電圧のマージンを増加するために,他のパルスに対してCHGNDはFGNDから分離される。提案方法は,110μmの持続放電ギャップを持つ15%Xe50-インチのフルHD(1920×1080)単一走査PDP上で試験した。従来方法より,V_dは20V(30%),またV_d電圧電源の電力消費は~25W(50%)だけ,低減することができた。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *パネル ,  プラズマディスプレイ ,  *電圧降下 ,  走査 ,  バイアス ,  アーク放電 ,  *電力消費
準シソーラス用語： *プラズマディスプレイパネル ,  持続放電

分類 (1件)： 表示機器  (NC06030Q)

タイトルに関連する用語 (4件)： データ電圧 ,  プラズマディスプレイパネル ,  バイアス ,  スキャン