文献

J-GLOBAL ID：201202245409063063   整理番号：12A1161641

フィードバックを備えたインダクタの無い広帯域低雑音増幅器のための効率的なバイアス回路戦略

Efficient biasing circuit strategies for inductorless wideband low noise amplifiers with feedback

著者 (7件)： DORES Jose M. (INESC-ID/Instituto Superior Tecnico, TU Lisbon, Lisbon, PRT) ,  BECERRA-ALVAREZ Edwin C. (Inst. of Microelectronics of Seville, IMSE-CNM (CSIC/University of Seville), Seville, ESP) ,  BECERRA-ALVAREZ Edwin C. (CUCEI, Univ. of Guadalajara, Guadalajara, MEX) ,  MARTINS Miguel A. (INESC-ID/Instituto Superior Tecnico, TU Lisbon, Lisbon, PRT) ,  MARTINS Miguel A. (TES Electronic Solutions, Berlin, DEU) ,  DE LA ROSA Jose M. (Inst. of Microelectronics of Seville, IMSE-CNM (CSIC/University of Seville), Seville, ESP) ,  FERNANDES Jorge R. (INESC-ID/Instituto Superior Tecnico, TU Lisbon, Lisbon, PRT)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 43  号： 10  ページ： 714-720  発行年： 2012年10月 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本論文はフィードバックを備えたインダクタの無い低エリアの低雑音増幅器(LNA)の種々のバイアス回路の間での比較研究を提示する。本研究は広帯域アプリケーションのための最も優れたLNA性能の達成に最適なバイアス回路を決定することを目的とする。主な性能測定基準を分析し,電気的シミュレーションに基づいて比較を行った。この目的に対して,130nmと90nmの2つの異なるCMOS技術プロセスを考慮した。両方の場合で供給電圧は1.2Vである。130nmで設計した最も優れたLNAは16.5dBのフラットな電圧利得(A_v)と3.2mVの電力損失で2.94GHzの帯域幅を達成した。90nmで設計した同じLNAトポロジーは16.6dBの電圧利得を特色とし,1.9mWを消費し,11.2GHzの帯域幅を有する。両LNAは入力インピーダンス整合し,2.4GHzで測定した2.4dB以下の雑音指数を有する。事例研究として,最も優れた性能のLNA回路のレイアウトを130nm技術で実行し,パッドあるいはインダクタのサイズに近い0.012mm²の面積を達成した。フィードバックパス内に小さなインダクタンスを単に加えることにより,この回路の帯域幅を著しく増加できることを実証した。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *低雑音増幅器 ,  広帯域増幅器 ,  *電気回路 ,  フィードバック ,  シミュレーション ,  半導体プロセス ,  *CMOS構造 ,  利得 ,  電気損失 ,  帯域幅 ,  インピーダンス整合 ,  雑音指数 ,  インダクタンス
準シソーラス用語： CMOSプロセス ,  *バイアス回路 ,  電圧利得 ,  電力損失

分類 (3件)： 増幅回路  (NC05040U) ,  金属-絶縁体-半導体構造  (BM03085X) ,  計算機シミュレーション  (JE11000H)

タイトルに関連する用語 (6件)： フィードバック ,  インダクタ ,  広帯域 ,  低雑音増幅器 ,  バイアス回路 ,  戦略