文献

J-GLOBAL ID：201202246500028579   整理番号：12A0655681

STT-RAMs用1T-1MTJメモリセルのスケーラビリティと設計空間の解析

Scalability and Design-Space Analysis of a 1T-1MTJ Memory Cell for STT-RAMs

著者 (6件)： DORRANCE Richard (Univ. California, CA, USA) ,  REN Fengbo (Univ. California, CA, USA) ,  TORIYAMA Yuta (Univ. California, CA, USA) ,  HAFEZ Amr Amin (Univ. California, CA, USA) ,  YANG Chih-Kong Ken (Univ. California, CA, USA) ,  MARKOVIC Dejan (Univ. California, CA, USA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 59  号： 4  ページ： 878-887  発行年： 2012年04月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 磁気トンネル接合(MTJ)特性と目標メモリ仕様の関数として設計空間実現可能領域を提案し,スピン移動トルク(STT)-RAM用1トランジスタ(1T)-1MTJメモリセルの設計マージンを包括的に解析した。熱活性化スイッチングを含むように修正した歳差運動スイッチングモデルを用いてMTJの挙動を捉え,プロセス,電圧,温度に対するCMOS素子とMTJ素子の可変性効果を解析的に実証し,この効果を用いて32nm技術にスケールダウンしたSTT-RAMを特性化した。

シソーラス用語： *トンネル接合 ,  スケーラビリティ【計算機】 ,  数値解析 ,  MOSFET ,  歳差運動 ,  スイッチング ,  解析モデル ,  記憶素子 ,  可変性 ,  *MRAM
準シソーラス用語： CMOS記憶素子 ,  スピン移動トルク ,  メモリセル ,  *磁気トンネル接合 ,  設計空間

分類 (1件)： 記憶装置  (JC04060F)

タイトルに関連する用語 (5件)： RAMS ,  メモリセル ,  スケーラビリティ ,  設計空間 ,  解析