文献
J-GLOBAL ID:201202246563109897   整理番号:12A1143463

32nm CMOSにおける確実性追跡を備えた1.45GHz 52ないし162GFLOPS/W可変精度浮動小数点融合乗算加算装置

A 1.45GHz 52-to-162GFLOPS/W Variable-Precision Floating-Point Fused Multiply-Add Unit with Certainty Tracking in 32nm CMOS
著者 (8件):
資料名:
巻: 2012  ページ: 182-183,183A  発行年: 2012年 
JST資料番号: D0753A  ISSN: 0193-6530  資料種別: 会議録 (C)
記事区分: 短報  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
実行時に精度選択できる可変精度浮動小数点演算は,実時間確実性追跡により低精度データパスを高いエネルギー効率で動作させながら,高精度を確保できる。本稿は,1way単精度(仮数24b),2way 12b,4way 6bのいずれかモードの演算に対応しながら,単一サイクルスループットで融合乗算加算(FMA)を実行する,可変精度浮動小数点演算装置の32nm High-KメタルゲートCMOSによる試作を報告した。可変精度FMAは,4way 6b仮数モードの場合,1.05V電源,25°Cで,1.45GHz,11.6GFLOPSのスループットで動作した。対応するIEEE単精度浮動小数点演算の性能は,確実性追跡なしの場合に消費電力56mWで2.9GFLOPSであり,エネルギー効率は単精度で52GFLOPS/W,4way 6bで162GFLOPS/Wを得た。確実性追跡回路は,指数回路と並列動作し低精度における性能利得を実現する。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
演算方式  ,  半導体集積回路 

前のページに戻る