文献

J-GLOBAL ID：201202246973089923   整理番号：12A1673370

オペアンプ共用と緩和したフィードバック経路タイミングを持った3次低歪みデルタシグマ変調器

A Third-Order Low-Distortion Delta-Sigma Modulator with Opamp Sharing and Relaxed Feedback Path Timing

著者 (6件)： CHAO I-jen (Dep. of Electrical Engineering, National Cheng Kung Univ.) ,  HSU Chung-lun (Dep. of Electrical Engineering, National Cheng Kung Univ.) ,  LIU Bin-da (Dep. of Electrical Engineering, National Cheng Kung Univ.) ,  CHANG Soon-jyu (Dep. of Electrical Engineering, National Cheng Kung Univ.) ,  HUANG Chun-yueh (Dep. of Electrical Engineering, National Univ. of Tainan) ,  TING Hsin-wen (Dep. of Electronics Engineering, National Kaohsiung Univ. of Applied Sciences)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E95-C  号： 11  ページ： 1799-1809 (J-STAGE)  発行年： 2012年 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿は,3次低歪みデルタシグマ変調器(DSM)を提案した。単一のオペアンプによって(量子化器を使わないで)3次雑音シェーピングを実現した。提案したDSM構造では,既存の低歪み構造での量子化器と動的素子整合(DEM)ロジックに関するタイミング限度を,重ならない間隔からクロック周期の半分まで緩和できる。ローディングフリー技術を持つサイクリックAD変換器を量子化器として使い,このAD変換器はアクティブアダーとオペアンプを共用した。信号伝達関数(STF)を単一体として保存し,これは積分器が量子化雑音成分のみを処理することを意味している。結果として,積分器用に使われるオペアンプは低歪みDSMとして,スルーレイト,出力振幅と電力消費について一層低い要求条件を持っている。4ビットサイクリック型量子化器を持っている提案の3次DSMを90nm CMOSプロセスで製作した。80MHzのサンプリングレートと16のオーバサンプリング比で,シミュレーション結果は,81.97dBの信号対雑音及び歪み比,及び80dBのダイナミックレンジを,4.17mWの全電力消費で実現することを示した。結果的な性能指数(FOM)は81.5fJ/変換ステップである。(翻訳著者抄録)

シソーラス用語： *ΔΣ変調 ,  *演算増幅器 ,  同期 ,  AD変換器 ,  量子化器 ,  *信号歪 ,  帰還回路
準シソーラス用語： *オペアンプ ,  タイミング同期 ,  フィードバック回路

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (19件)：

• BOS, L. Multirate cascaded discrete-time low-pass ΔΣ modulator for GSM/Bluetooth/UMTS. IEEE J. Solid-State Circuits. 2010, 45, 6, 1198-1208
• WAKI, N. Input-feedforward two-path band-pass delta-sigma modulator based on horizontal or vertical opamp sharing technique. IEICE Trans. Fundamentals, A. 2008, E91, 2, 443-453
• ADENIRAN, O. A. Constant-resistance CMOS input sampling switch for GSM/WCDMA high dynamic range ΔΣ modulator. IEEE Trans. Circuits Syst. I. 2008, 55, 11, 3234-3245
• FUJIMOTO, Y. An 80/100MS/s 76.3/70.1 dB SNDR ΔΣ ADC for digital TV receivers. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers., Feb. 2006. 2006, 76-77
• KOH, J. A 66dB DR 1.2V 1.2mW single-amplifier double-sampling 2nd-order ΔΣ ADC for WCDMA in 90nm CMOS. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers., Feb. 2005. 2005, 170-171

タイトルに関連する用語 (7件)： オペアンプ ,  共用 ,  緩和 ,  フィードバック ,  経路 ,  低歪み ,  デルタシグマ変調器