文献

J-GLOBAL ID：201202250136552051   整理番号：12A1143526

100GBASE-LR4および光トランスポートレーン4.4用アナログ等化器付40nmCMOSによる225mW28Gb/s SerDes

A 225mW 28Gb/s SerDes in 40nm CMOS With 13dB of Analog Equalization for 100GBASE-LR4 and Optical Transport Lane 4.4 Applications

著者 (19件)： HARWOOD Mike (Inphi, Northampton, GBR) ,  NIELSEN Steffen (Inphi, CA) ,  SZCZEPANEK Andre (Inphi, Northampton, GBR) ,  ALLRED Richard (Inphi, CA) ,  BATTY Sean (Inphi, Northampton, GBR) ,  CASE Mike (Inphi, CA) ,  FOREY Simon (Inphi, Northampton, GBR) ,  GOPALAKRISHNAN Karthik (Inphi, CA) ,  KAN Larry (Inphi, CA) ,  KILLIPS Bob (Inphi, Northampton, GBR) ,  MISHRA Parmanand (Inphi, CA) ,  PANDE Rohit (Inphi, CA) ,  RATEGH Hamid (Inphi, CA) ,  REN Alan (Inphi, CA) ,  SANDERS Jeff (Inphi, CA) ,  SCHOY Albrecht (Inphi, CA) ,  WARD Richard (Inphi, CA) ,  WETTERHORN Martin (Inphi, CA) ,  YEUNG Norman (Inphi, CA)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 326-327  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CDR(クロックデータリカバリ)またはギアボックス内で使用する一般的CMOS25~30Gb/s SerDesに関して,OIF 28G-VSR規格の要件案準拠を目指し,CFPおよびCFP2を含む100GBASE-LR4/OTL4.4のギアボックスおよびリタイミング用に適した方式を報告した。4本SerDesの面積は2.4×1.5mm²で,TSMC 40G技術で実現した。高電圧,高温度の最悪ケースでの消費電力は,PLLおよび28Gb/sでのクロッキングオーバヘッドを含んで,TX/Rxレーン当たり225mWである。

シソーラス用語： *等化器 ,  *CMOS構造 ,  *デバイスインタフェイス ,  ジッタ ,  信号再生 ,  消費電力 ,  面積
準シソーラス用語： CDR【デジィタル通信】 ,  *SerDes ,  チップ面積

分類 (2件)： 入出力インタフェイス  (JC04040J) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： レーン ,  アナログ ,  等化器 ,  SERDES