文献

J-GLOBAL ID：201202250312690520   整理番号：12A1458461

スレッドレベル並列投機実行のためのメモリリネーミング機構

著者 (7件)： 平田博章 (京都工繊大 大学院工芸科学研究科) ,  藤井崇弘 (京都工繊大 大学院工芸科学研究科) ,  藤皓平 (京都工繊大 大学院工芸科学研究科) ,  森田清隆 (京都工繊大 大学院工芸科学研究科) ,  森田清隆 (三菱電機) ,  布目淳 (京都工繊大 大学院工芸科学研究科) ,  柴山潔 (京都工繊大 大学院工芸科学研究科)
資料名： 情報科学技術フォーラム講演論文集  (FIT)
巻： 11th  号： 第1分冊  ページ： 31-34  発行年： 2012年08月21日 
JST資料番号： L4664A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *演算プロセッサ ,  多重化 ,  *計算機アーキテクチャ ,  並列演算 ,  並列処理 ,  *記憶管理
準シソーラス用語： *マルチプロセッサ ,  *メモリリネーミング

分類 (1件)： 演算方式  (JC02020Z)

タイトルに関連する用語 (1件)： 投機実行