文献
J-GLOBAL ID:201202252255640220   整理番号:12A0869526

マルチコアアーキテクチャのHPRCシステムにおける再構成可能コプロセッサの仮想化

Virtualization of reconfigurable coprocessors in HPRC systems with multicore architecture
著者 (6件):
資料名:
巻: 58  号: 6-7  ページ: 247-256  発行年: 2012年06月 
JST資料番号: A0883A  ISSN: 1383-7621  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高性能再構成可能コンピューティング(HPRC)システムはマルチコアプロセッサとカスタムコプロセッサとしてはたらく再構成可能デバイスを含む。経済的制約のため,再構成可能デバイスの数は通常プロセッサコア数よりも少なく,したがってコアとコプロセッサの1対1写像が実現されることを妨げる。本論文では,再構成可能コプロセッサの仮想化に基づいて,この問題の解を示す。仮想コプロセッサモニタ(VCM)がXtremeData社のXD200iインソケットアクセラレータのために考案され,スレッドセーフAPI(Application Programming Interface)によりユーザアプリケーションがVCMと通信できる。提案アーキテクチャと実行モデルの有効性を示すために,2つのレファレンスアプリケーションであるIDEA(International Data Encryption Algorithm)サイファとオイラーソルバを実装した。特にコードが大きなソフトウェアの重みを持っているときに,コプロセッサの仮想化から生じる利点は,そのオーバヘッドを凌ぐことを結果が示している。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
ディジタル計算機方式一般 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る