文献

J-GLOBAL ID：201202252318262540   整理番号：12A0658535

ループ利得を増強させた低電圧Lazzaroの WTA

Low Voltage Lazzaro’s WTA with enhanced loop gain

著者 (8件)： MOLINAR-SOLIS Jesus E. (Universidad Autonoma del Estado de Mexico UAEM, Centro Universitario) ,  GARCIA-LOZANO Rodolfo (Universidad Autonoma del Estado de Mexico UAEM, Centro Universitario) ,  MORALES-RAMIREZ Alejandra (Universidad Autonoma del Estado de Mexico UAEM, Centro Universitario) ,  ESPINOZA-ORTEGA Oscar (Universidad Autonoma del Estado de Mexico UAEM, Centro Universitario) ,  ROCHA-PEREZ Miguel (Instituto Nacional de Astrofisica Optica y Electronica) ,  DIAZ-SANCHEZ Alejandro (Instituto Nacional de Astrofisica Optica y Electronica) ,  RAMIREZ-ANGULO Jaime (Klipsch School of Electrical and Computer Engineering, New Mexico State Univ.) ,  VAZQUEZ-LEAL H. (Electronic Instrumentation and Atmospheric Sciences School, Univ. of Veracruz)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 9  号： 7  ページ： 648-653 (J-STAGE)  発行年： 2012年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 低電圧Lazaroの Winner Take All(WTA)回路のための付加段を紹介する。この回路は細線CMOS技術で機能できるように電圧源の要件を低減できる。CMOS 0.5μm技術でのプロトタイプの電気測定により,V_DD=1.5VのWTA回路の動作を検証する。更に,PSpiceでのシミュレーションおよび安定性問題を示す。(翻訳著者抄録)

シソーラス用語： *電圧 ,  *非線形回路 ,  *CMOS構造 ,  *電圧源等価回路 ,  *電気測定 ,  SPICEプログラム ,  *回路シミュレーション ,  *回路解析 ,  安定性 ,  ニューラルネットワーク ,  ファジィ制御 ,  非線形フィルタ ,  画像処理 ,  閉ループ系 ,  利得 ,  過渡応答 ,  モード
準シソーラス用語： PSpice ,  低電圧 ,  電流モード

分類 (1件)： 伝送回路理論  (NA02020X)

引用文献 (9件)：

• [1] J. Lazzaro, S. Ryckebusch, M. A. Mahowald, and C. A. Mead, “Winner-Take-All Networks of O(n) Complexity,” NIPS 1, pp. 703-711, Morgan Kaufmann Publishers, San Francisco, 1989.
• [2] N. Donckers, D. Carlos, and M. Verleysen, “A Current-mode CMOS Loser-Take-All with Minimum function for Neural Computations,” Proc. IEEE International Symposium on Circuits and Systems, Geneva, Switzerland, May 2000.
• [3] S. P. DeWeerth and T. G. Morris, “CMOS Current Mode Winner Take All Circuit with Distributed Hysteresis,” Electronics Letters, vol. 31, no. 13, pp. 1051-1053, June 1995.
• [4] S. Liu, P. Chen, C. Chen, and J. Hwu, “Analog Maximum, Median and Minimum Circuit,” Proc. IEEE International Symposium of Circuits and Systems, Hong-Kong, pp. 257-260, June 1997.
• [5] Y.-C. Hung, B.-D. Liu, and C.-Y. Tsai, “1-V bulk-driven CMOS analog programmable winner-takes-all circuit,” Analog Integrated Circuits and Signal Processing, vol. 49, no. 1, pp. 53-61, 2006.

タイトルに関連する用語 (5件)： ループ ,  利得 ,  増強 ,  低電圧 ,  WTA