文献

J-GLOBAL ID：201202252699470704   整理番号：12A1174523

低電力ギガビット無線通信用の40mW 7ビット 2.2GS/sタイムインターリーブsubranging CMOS ADC

A 40-mW 7-bit 2.2-GS/s Time-Interleaved Subranging CMOS ADC for Low-Power Gigabit Wireless Communications

著者 (5件)： KU I-Ning (Univ. California, CA, USA) ,  XU Zhiwei (Univ. California, CA, USA) ,  KUAN Yen-Cheng (Univ. California, CA, USA) ,  WANG Yen-Hsiang (Univ. California, CA, USA) ,  CHANG Mau-Chung Frank (Univ. California, CA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 47  号： 8  ページ： 1854-1865  発行年： 2012年08月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,低電力ギガビット無線通信システムオンチップ(SoC)用の7ビット,2.2GS/sタイムインターリブsubranging CMOSアナログ/ディジタル変換器(ADC)を提案した。個々のADCチャンネルの速度を著しく上げるために,時間分割subrangingアーキテクチャを考案した。加えて,チャンネル内の利得不整合を軽減するために,基準電圧のための低電力で高速処理分布抵抗アレイを提案した。プロトタイプを,ほんの0.3mm²チップ面積を占め,1V電源から2.2GS/sで40mWを消費する65nm CMOSで実現した。測定した信号対雑音歪み率(SNDR)およびスプリアスフリーダイナミックレンジ(SFDR)は,2.2GS/sサンプリング速度において1.08GHzの入力で,それぞれ,38dB,および46dBである。このプロトタイプを,自己回復無線トランシーバSoCに集積化した。

シソーラス用語： AD変換 ,  *CMOS構造 ,  *アナログ集積回路 ,  *AD変換器 ,  SC回路 ,  *インタリービング ,  *無線伝送 ,  超LSI ,  利得 ,  電力消費 ,  *半導体チップ ,  面積 ,  雑音特性 ,  SN比 ,  ダイナミックレンジ ,  速度 ,  信号標本化 ,  送受信機 ,  符号
準シソーラス用語： 時間インタリービング ,  SOC【IC】 ,  SNDR ,  SFDR ,  サンプリング速度 ,  ENOB

分類 (3件)： 半導体集積回路  (NC03162T) ,  無線通信一般  (ND08010L) ,  AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (7件)： 低電力 ,  ギガビット ,  無線通信 ,  タイム ,  インターリーブ ,  CMOS ,  ADC