文献

J-GLOBAL ID：201202256662400205   整理番号：12A0681034

並列論理シミュレーション: 神話か現実か

Parallel Logic Simulation: Myth or Reality?

著者 (2件)： CHANG Kai-Hui (Avery Design Systems) ,  BROWY Chris (Avery Design Systems)
資料名： Computer  (Computer)
巻： 45  号： 4  ページ： 67-73  発行年： 2012年04月 
JST資料番号： B0794A  ISSN： 0018-9162  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 回路の設計規模が大きくなっており,シミュレーション時間の短縮が求められている。ここでは産業用並列論理シミュレータベンダの観点から,並列論理シミュレーションにより,シミュレーション時間の短縮が期待できるかを検討した。1)マルチプロセッサを利用し,2)設計規模を大きくして回路分割を活用すると,高速化が得られると考えるのは神話である。プロセッサ間通信や大規模化のための階層構造表現が隘路となる。また各種のマルチプロセッサによる,RTL設計とゲートレベル設計の並列シミュレーション性能も示した。さらにシミュレーションに似た性能が得られる方法として,GPUを用いる方法や空間分割でなく時間分割を用いる方法についても触れた。

シソーラス用語： *論理シミュレーション ,  高速化
準シソーラス用語： 並列論理シミュレーション

分類 (1件)： 計算機シミュレーション  (JE11000H)

タイトルに関連する用語 (3件)： 論理シミュレーション ,  神話 ,  現実