文献

J-GLOBAL ID：201202262580182722   整理番号：12A1143462

65nm CMOSにおける長さ6mmの信号源同期90Gb/s容量駆動直列オンチップリンク

A Source-Synchronous 90Gb/s Capacitively Driven Serial On-Chip Link Over 6mm in 65nm CMOS

著者 (9件)： WALTER Dennis (Technical Univ. Dresden, Dresden, DEU) ,  HOEPPNER Sebastian (Technical Univ. Dresden, Dresden, DEU) ,  EISENREICH Holger (Technical Univ. Dresden, Dresden, DEU) ,  ELLGUTH Georg (Technical Univ. Dresden, Dresden, DEU) ,  HENKER Stephan (Technical Univ. Dresden, Dresden, DEU) ,  HAENZSCHE Stefan (Technical Univ. Dresden, Dresden, DEU) ,  SCHUEFFNY Rene (Technical Univ. Dresden, Dresden, DEU) ,  WINTER Markus (Technical Univ. Dresden, Dresden, DEU) ,  FETTWEIS Gerhard (Technical Univ. Dresden, Dresden, DEU)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 180-181,181A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 今日のマルチプロセッサSoCでは,電力低減とオンチップ帯域幅要件の充足が課題となっている。容量駆動リンクはプリエンファシスが組込みであり,それにより長いオンチップ線の低域通過特性を相殺するため有望であるが,停止可能なクロック信号を転送できないし,クロックは完全同期ではないという問題がある。本稿は,並列直流抵抗ディバイダを備えた容量リンクにより,完全なゲート機能を伴うクロック転送を可能とする解決策を提案した。チャネル当たりデータ速度の高い,65nm CMOSにおける長さ6mmの大域的非同期局所的同期(GALS)システム直列90Gb/sデータリンクを示した。リンクの検証とロバスト性解析のためBERを測定したが,伝送線路,SerDesとFIFOを含む完全なリンクで,BER<10^-12を達成した。

シソーラス用語： マルチプロセッサシステム ,  *超LSI ,  *相互結合網 ,  リンク ,  *同期信号 ,  静電容量 ,  伝送速度 ,  半導体プロセス ,  ロバスト性 ,  誤り率 ,  消費電力 ,  帯域幅
準シソーラス用語： BER【誤り率】 ,  CMOSプロセス ,  *SOC【IC】 ,  *オンチップネットワーク ,  *クロック信号 ,  データ速度 ,  低消費電力

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算機網  (JC03000K)

タイトルに関連する用語 (5件)： CMOS ,  信号源 ,  直列 ,  オンチップ ,  リンク