文献

J-GLOBAL ID：201202262898038884   整理番号：12A0591307

RSA暗号における剰余乗算回路の評価

著者 (2件)： 田村慧 (沖縄工高専) ,  山田親稔 (沖縄工高専)
資料名： 電気学会次世代産業システム研究会資料  (電気学会研究会資料)
巻： IIS-12  号： 22-24.26-28.30-35  ページ： 7-10  発行年： 2012年03月09日 
JST資料番号： X0579A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： RSA暗号では現在主流の鍵長1024ビットから2048ビットへの移行が推奨されているが,鍵のビット数が増加すると暗号処理の計算量が膨大になる。本論文では,厳しいリソース制約が課せられる組込み機器をターゲットとし,RSA暗号処理の基本となる剰余計算のハードウェア実装を検討した。除算での剰余計算は計算コストが高いのでRSA暗号ではモンゴメリ乗算が多用されており,基数2^w(wは任意のワード長)単位での処理が行えるように高基数化する。特に,CIOS(Coarsely Integrated Operand Scanning)アルゴリズムは処理時間が短いことが示されている。そこで,同じ桁同士をまとめて並列に加算を行うWallace Treeを用いる積和演算器(MACユニット)と,マスク演算によって消失する上位wビットの乗算を行わずに通常の半分の計算量で乗算・剰余計算できるMMユニットを設ける剰余乗算回路アーキテクチャを提案した。本CIOSアーキテクチャを用いてFPGA(Field Programmable Gate Array)で基数4の高基数型モンゴメリ乗算器を設計し,レジスタ0.84%,LUT(Look up Table)2.51%の使用率となった。また,ソフトウェア処理と処理時間を比べたところ約55倍高速となり,wの変更によってスケーラブルな設計が可能なことを示した。

シソーラス用語： *公開鍵暗号 ,  *演算器 ,  乗算 ,  除算 ,  実装設計 ,  ハードウェア設計 ,  アルゴリズム ,  並列処理 ,  *FPGA ,  専用プロセッサ ,  ルックアップテーブル ,  スケーラビリティ【計算機】
準シソーラス用語： *RSA ,  乗除算 ,  暗号処理 ,  剰余

分類 (3件)： 符号理論  (ND02030R) ,  演算方式  (JC02020Z) ,  専用演算制御装置  (JC04030Y)

引用文献 (7件)：

• (1) Whitfield Diffie, Martin E. Hellman ・"Directions in Cryptography", IEEE TRANSACTIONS ON INFORMATION THEORY, Vo1.IT-22, No.6 pp.644-654 (1976)
• (2)馬場裕一・宮本篤志・本間尚文・青木孝文・佐藤証:「RSA暗号プロセッサジェネレータの設計と評価」,情報科学技術フォーラム講演論文集,Vol.8(1)pp.129-135(2005)
• (3)葛毅・櫻井隆雄・LuongDinhHung:「インタリーブ型剰余乗算回路の評価」,電子情報通信学会論文誌,J88・A(12)pp.1497-1505(2005)
• (4) R.L.Rivest, A.Shamir, L. Adleman "A Method for Obtaining Digital Signatures and Public-Key Cryptosystems", Communications of the ACM, Vol.21, No.2 pp.120-126 (1978)
• (5) Pater L. Montgomery "Modular Multiplication Without Trial Division", MATHEMATICS OF COMPUTATION, Vol.44, pp.519-521 (1985)

タイトルに関連する用語 (4件)： RSA暗号 ,  剰余 ,  乗算回路 ,  評価