文献

J-GLOBAL ID：201202262980822330   整理番号：12A0664241

省エネ組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作

LSI Implementation of Heterogeneous Multi-Chip Processor for energy-saving Embedded Systems: COOL Chip

著者 (11件)： 内田裕之 (トプスシステムズ) ,  萩本有哉 (トプスシステムズ) ,  森本智之 (トプスシステムズ) ,  引地信之 (トプスシステムズ) ,  松本祐教 (トプスシステムズ) ,  居村史人 (産業技術総合研) ,  渡辺直也 (産業技術総合研) ,  菊地克弥 (産業技術総合研) ,  鈴木基史 (産業技術総合研) ,  仲川博 (産業技術総合研) ,  青柳昌宏 (産業技術総合研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 111  号： 450(VLD2011 120-144)  ページ： 13-17  発行年： 2012年02月28日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 著者らは低消費電力組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作を行った。試作チップ(2種)では回路機能ブロック毎に電源領域をそれぞれ20以上に分離し,各コアのパイプラインステージ,メモリ及び内部バスの単位で個別に電力測定を可能にした。これにより組み込みシステム開発における電力モデルの精度向上が期待できる。本稿ではCOOL Chip試作チップにおける消費電力評価手法を述べる。(著者抄録)

シソーラス用語： *省エネルギー ,  *埋込み【挿入】 ,  *ヘテロ接合 ,  *マルチチップ実装 ,  マルチプロセッサシステム ,  *LSI【IC】 ,  マイクロプロセッサ ,  *電力消費 ,  電気測定 ,  半導体チップ ,  レイアウト
準シソーラス用語： マルチコア ,  電力測定 ,  ビットストリーム

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (4件)：

• 経済産業省. 「グリーンITイニシアティブ」の推進に向けて. 2008
• GHENASSIA, F. ed. Transaction Level Modeling with SystemC. 2005
• 松本祐教. 省エネ組込みヘテロジニアス・マルチチップ積層 COOL System の開発. 情報処理学会研究報告, 組込みシステム. 2010, 2010-EMB-19, 2, 1-4
• MATSUMOTO, Y. Scalable Multi-Core SoC Platform for Low-Powered Architecture. Proceedings of COOL Chips X, Apr. 2007. 2007

タイトルに関連する用語 (5件)： 省エネ ,  組み込み ,  CHIP ,  LSI ,  試作