文献

J-GLOBAL ID：201202263019532338   整理番号：12A0345270

単一垂直スリット電界効果トランジスタによるANDおよびOR機能の実現

Realizing AND and OR Functions With Single Vertical-Slit Field-Effect Transistor

著者 (9件)： KAMATH Aashit (Agency for Sci., Technol. and Res., Singapore) ,  CHEN Zhixian (Agency for Sci., Technol. and Res., Singapore) ,  SHEN Nansheng (Agency for Sci., Technol. and Res., Singapore) ,  SINGH Navab (Agency for Sci., Technol. and Res., Singapore) ,  LO G. Q. (Agency for Sci., Technol. and Res., Singapore) ,  KWONG Dim-Lee (Agency for Sci., Technol. and Res., Singapore) ,  KASPROWICZ Dominik (Warsaw Univ. Technol., Warsaw, POL) ,  PFITZNER Andrzej (Warsaw Univ. Technol., Warsaw, POL) ,  MALY Wojciech (Carnegie Mellon Univ., PA, USA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 33  号： 2  ページ： 152-154  発行年： 2012年02月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチゲートデバイスが,CMOSスケーリング問題の有効な解決法として提案されている。これらのデバイスは,ゲート静電気制御を可能にし,与えられたゲートを独立に制御可能である。本レターでは,スリット幅変化を用いてANDおよびOR機能を実現するnチャネルVeSFETのマルチ関数機能を実験的に示した。広いスリット幅デバイスをOR機能に用い,狭いスリット幅デバイスをAND機能に用いた。両型のデバイスは,良好な電気特性を示した。すなわち,すべてのバイアス電圧にて,低オフ電流および高オン/オフ比であった。

シソーラス用語： *FET【トランジスタ】 ,  AND回路 ,  OR回路 ,  CMOS構造 ,  スケーリング【計数】 ,  ゲート【半導体】 ,  論理関数 ,  *論理回路
準シソーラス用語： AND素子 ,  *マルチゲート ,  OR素子 ,  電界効果トランジスタ

分類 (2件)： トランジスタ  (NC03070N) ,  論理回路  (NC05070B)

タイトルに関連する用語 (3件)： 垂直 ,  スリット ,  電界効果トランジスタ