文献

J-GLOBAL ID：201202264351995941   整理番号：12A1105391

ナノスケール構造における集積デバイス構造調査と雑音緩和

Integrated Device-Fabric Explorations and Noise Mitigation in Nanoscale Fabrics

著者 (5件)： NARAYANAN Pritish (Univ. Massachusetts, MA, USA) ,  KINA Jorge (Univ. California, CA, USA) ,  PANCHAPAKESHAN Pavan (Univ. Massachusetts, MA, USA) ,  CHUI Chi On (Univ. California, CA, USA) ,  MORITZ Csaba Andras (Univ. Massachusetts, MA, USA)
資料名： IEEE Transactions on Nanotechnology  (IEEE Transactions on Nanotechnology)
巻： 11  号： 4  ページ： 687-700  発行年： 2012年07月 
JST資料番号： W1355A  ISSN： 1536-125X  CODEN： ITNECU  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 半導体ナノワイヤ,カーボンナノチューブ,グラフェンなどはCMOS縮小に使うナノ材料だが,新しいナノ材料を導入する計算構造は製造,材料,デバイス,回路などの課題を克服しなければならない。本稿は,ナノデバイス静電学と動作の3D物理シミュレーションに構築した回路レベルシミュレーションによる集積デバイス構造調査を記す。6個の交差ナノワイヤ電界効果トランジスタ(xnwFET)をシミュレートし,電流と容量のデータを取得した。デバイスデータを採り入れた行動モデルを生成し,デバイスの雑音との関わりを評価する構造レベルシミュレーションに使用した。本方法を外部雑音源(電源ドループ)に対して解析と検証を行った。これらの結果から,雑音に強いナノ構造は,デバイスエンジニアリングと構造レベル最適化の組み合わせで設計できることが示された。

シソーラス用語： 固体素子 ,  ナノワイヤ ,  FET【トランジスタ】 ,  *雑音 ,  カーボンナノチューブ ,  炭素材 ,  ナノ構造 ,  材料 ,  シミュレーション ,  モデル ,  規模 ,  電流電圧特性 ,  容量電圧特性 ,  *回路シミュレーション ,  グラフェン ,  ナノ材料
準シソーラス用語： *ナノスケール ,  ナノデバイス ,  ナノワイヤFET ,  行動モデル

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： ナノスケール ,  集積デバイス ,  調査 ,  雑音 ,  緩和