文献

J-GLOBAL ID：201202264401199432   整理番号：12A0924584

束データ方式による非同期式回路のFPGA設計支援ツールセットの構築

Development of an FPGA Design Support Tool Set for Asynchronous Circuits with Bundled-data Implementation

著者 (3件)： 滝澤恵多郎 (会津大 大学院コンピュータ理工学研究科) ,  飯塚成 (会津大 大学院コンピュータ理工学研究科) ,  齋藤寛 (会津大 大学院コンピュータ理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 71(VLD2012 1-10)  ページ： 49-54  発行年： 2012年05月23日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,FPGAへの実装を対象とした非同期式回路の設計支援ツールセットを提案する。提案するツールセットでは,束データ方式による非同期式回路の設計制約コマンド生成の自動化,タイミング検証の自動化,タイミング違反時の遅延調整の自動化を行う。提案するツールセットと商用のFPGA設計ツールを使用することにより,FPGAを対象とした束データ方式による非同期式回路設計が容易に行える。実験では,2つのベンチマークに対し提案するツールセットを適用し,回路面積,実行時間,消費電力,消費エネルギーの観点から同期式回路との比較を行う。(著者抄録)

シソーラス用語： *CAD【計算機】 ,  *FPGA ,  非同期回路 ,  *回路設計 ,  制約条件
準シソーラス用語： *設計支援システム

分類 (1件)： CAD,CAM  (JE10000A)

引用文献 (8件)：

• IIZUKA, M. An ASIC Design Support System for Asynchronous Circuits with Bundled-data Implementation. University of Aizu, Graduation Thesis. 2012
• TRANCHERO, M. Exploiting synchronous placement for asynchronous circuits onto commercial FPGAs. Field Programmable Logic and Applications, Aug. 31 2009-Sept. 2 2009. 2009, 622-625
• Simulink on-line documentation. http://www.mathworks.com/products/simulink/
• REYNERI, L. A hardware/software co-design flow and ip library based on Simulink. DAC, June 2001. 2001
• HO, Q. T. Implementing Asynchronous Circuits on LUT Based FPGAs. Proc. FDL, 2002. 2002, 36-46

タイトルに関連する用語 (6件)： 束 ,  非同期式回路 ,  FPGA ,  設計 ,  支援ツール ,  構築