文献

J-GLOBAL ID：201202266054277633   整理番号：12A0311375

チャージポンプとコンパレータベースの電力効率の良いパイプライン化ADC技術

A charge-pump and comparator based power-efficient pipelined ADC technique

著者 (3件)： TANG Xian (Dep. of Electronic Engineering, The Chinese Univ. of Hong Kong, Hong Kong Special Administrative Region, CHN) ,  KO Chi-tung (Dep. of Electronic Engineering, The Chinese Univ. of Hong Kong, Hong Kong Special Administrative Region, CHN) ,  PUN Kong-pang (Dep. of Electronic Engineering, The Chinese Univ. of Hong Kong, Hong Kong Special Administrative Region, CHN)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 43  号： 3  ページ： 182-188  発行年： 2012年03月 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 電力効率のよいパイプライン化アナログディジタル変換のためのチャージポンプとコンパレータベース技術について述べた。この技術は,残留電圧増幅のコア機能を実装するため,パッシブチャージポンプの利点を利用し,またコンパレータ制御チャージング回路を利用して,残留電圧を次の段階にバッファした。通常のソースフォロワを用いたバッファ回路と異なり,この電圧バッファ方式では,電圧ヘッドルームは犠牲にされない。コンパレータ遅延によるコンパレータオーバーシュートは自己キャンセレーション方式により最小化された。この提案するパイプライン化ADC技術は,キャパシタ,コンパレータとディジタル較正の電流源のみを使用して,低電力化を実現している。0.18μmCMOS技術で設計製造された,概念証明されたADCは,1.8V電源から3.5mWの消費電力ながら,25MS/sで39.1dBのSNDR(6.2-bit ENOB)の性能を有していた。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *AD変換器 ,  *コンパレータ ,  パイプライン ,  半導体プロセス ,  *電力効率
準シソーラス用語： CMOSプロセス ,  *チャージポンプ

分類 (2件)： 半導体集積回路  (NC03162T) ,  AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (5件)： チャージポンプ ,  コンパレータ ,  電力効率 ,  パイプライン ,  ADC