文献

J-GLOBAL ID：201202266585648806   整理番号：12A1143568

400Mb/s/pin 1.8Vトグルモードインタフェイスを備えた19nm 112.8mm² 64Gbマルチレベルフラッシュメモリ

A 19nm 112.8mm² 64Gb Multi-Level Flash Memory with 400Mb/s/pin 1.8V Toggle Mode Interface

著者 (40件)： SHIBATA N. (Toshiba, Yokohama, JPN) ,  KANDA K. (Toshiba, Yokohama, JPN) ,  HISADA T. (Toshiba, Yokohama, JPN) ,  ISOBE K. (Toshiba, Yokohama, JPN) ,  SATO M. (Toshiba, Yokohama, JPN) ,  SHIMIZU Y. (Toshiba, Yokohama, JPN) ,  SHIMIZU T. (Toshiba, Yokohama, JPN) ,  SUGIMOTO T. (Toshiba, Yokohama, JPN) ,  KOBAYASHI T. (Toshiba, Yokohama, JPN) ,  INUZUKA K. (Toshiba, Yokohama, JPN) ,  KANAGAWA N. (Toshiba, Yokohama, JPN) ,  KAJITANI Y. (Toshiba, Yokohama, JPN) ,  OGAWA T. (Toshiba, Yokohama, JPN) ,  NAKAI J. (Toshiba, Yokohama, JPN) ,  IWASA K. (Toshiba, Yokohama, JPN) ,  KOJIMA M. (Toshiba, Yokohama, JPN) ,  SUZUKI T. (Toshiba, Yokohama, JPN) ,  SUZUKI Y. (Toshiba, Yokohama, JPN) ,  SAKAI S. (Toshiba, Yokohama, JPN) ,  FUJIMURA T. (Toshiba, Yokohama, JPN) ,  UTSUNOMIYA Y. (Toshiba, Yokohama, JPN) ,  HASHIMOTO T. (Toshiba, Yokohama, JPN) ,  MIAKASHI M. (Toshiba, Yokohama, JPN) ,  KOBAYASHI N. (Toshiba, Yokohama, JPN) ,  INAGAKI M. (Toshiba, Yokohama, JPN) ,  MATSUMOTO Y. (Toshiba, Yokohama, JPN) ,  INOUE S. (Toshiba, Yokohama, JPN) ,  SUZUKI Y. (Toshiba, Yokohama, JPN) ,  HE D. (Toshiba, Yokohama, JPN) ,  HONDA Y. (Toshiba, Yokohama, JPN) ,  MUSHA J. (Toshiba, Yokohama, JPN) ,  NAKAGAWA M. (Toshiba, Yokohama, JPN) ,  HONMA M. (Toshiba, Yokohama, JPN) ,  ABIKO N. (Toshiba, Yokohama, JPN) ,  KOYANAGI M. (Toshiba, Yokohama, JPN) ,  YOSHIHARA M. (Toshiba, Yokohama, JPN) ,  INO K. (Toshiba, Yokohama, JPN) ,  NOGUCHI M. (Toshiba, Yokohama, JPN) ,  KAMEI T. (Sandisk, CA) ,  KATO Y. (Sandisk, CA)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 422-423,423A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近のNANDフラッシュメモリ市場の需要動向では,以下2つの方向が顕著である。1)ビットコスト低減と記録密度向上,2)高性能と高信頼性の追求。本稿はこの両方向の需要を満たすために開発した,最小ダイサイズによる,19nm 112.8mm² 64Gb 2b/セルNANDフラッシュメモリを報告した。最小ダイサイズで高性能を実現するため,片側オールビット線方式と単一アレイ構成を採用した。これによりセンス増幅器と周辺回路の面積をそれぞれ30%と25%低減し,この小型レイアウトによる信号遅延最小化により,400Mb/s/pin 1.8Vトグルモードインタフェイスと省電力を達成した。またビット線バイアス高速化やBC状態優先プログラムアルゴリズムなどにより,15MB/sプログラミングスループットを始めて達成した。

シソーラス用語： *フラッシュメモリ ,  原価低減 ,  記録密度 ,  性能 ,  信頼性 ,  需要動向 ,  半導体チップ ,  配線 ,  アレイ回路 ,  記憶素子 ,  センス増幅器 ,  面積 ,  遅れ ,  入出力インタフェイス ,  *スループット ,  *省エネルギー ,  データ書込
準シソーラス用語： *NANDフラッシュメモリ ,  *チップ面積 ,  ビット線 ,  メモリアレイ ,  高信頼性 ,  高性能化 ,  省電力

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (2件)： マルチレベル ,  フラッシュメモリ