文献

J-GLOBAL ID：201202272949698561   整理番号：12A1143586

5.37mW 10b 200MS/s二重パスパイプラインADC

A 5.37mW 10b 200MS/s Dual-Path Pipelined ADC

著者 (2件)： CHAI Yun (National Chiao Tung Univ., Hsinchu, TWN) ,  WU Jieh-Tsorng (National Chiao Tung Univ., Hsinchu, TWN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 462-463,463A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 残存増幅を最初荒い増幅器(CA)で行い,その後,細かい増幅器(CA)で行うスキームを提案する。CAは大きな振幅出力を発生するが,低DC利得と低速のために正確でない可能性がある。引き続いて,FAは小さな振幅出力を発生し,CAの誤差を停止する。CAとFAの要求事項は異なる。それぞれを別々に設計し,最適化することによって,電力消費を減少できる。この技術を明らかにするために,10b スイッチキャパシタ(SC)パイプラインADCについて報告する。65nm CMOS技術で作製したADCは,200MS/sのサンプリング速度において,56.7dB SNDRを達成し,1V供給電圧における消費電力は5.37mWであった。

シソーラス用語： *AD変換器 ,  等価回路 ,  回路パターン形成 ,  利得 ,  *増幅器 ,  電力消費 ,  CMOS構造 ,  超LSI ,  SC回路 ,  雑音特性
準シソーラス用語： SNDR

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (2件)： パス ,  パイプラインADC