文献

J-GLOBAL ID：201202281651133064   整理番号：12A1215314

シングルスロープA/D変換器の高速化に向けたインターリーブ型ランプ波形発生器

An interleaved ramp-wave generator for high-speed single-slope ADC

著者 (5件)： 内田大輔 (北大 大学院情報科学研究科) ,  池辺将之 (北大 大学院情報科学研究科) ,  本久順一 (北大 大学院情報科学研究科) ,  佐野栄一 (北大 大学院情報科学研究科) ,  近藤亮 (北大 大学院情報科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 159(ICD2012 19-30)  ページ： 45-48  発行年： 2012年07月19日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： いままでに,CMOSイメージセンサの“Single-Slope型A/D”の量子化誤差をTDC:Time to Digital Converterで再計測する方法を提案してきた。本方式では,後段TDCの変換bit数nに対応して,2ⁿ倍の高速化を実現できる。それに伴い,高速なランプ発生器を必要とする。今回,複数DACのインターリーブ動作及び出力加算による高速化を検討した。複数DACを用いても,量子化単位の規模増加は無く,全体構成においての回路規模は,信号線及び加算要素の増加で済む。m bitのDACunitを2^n-m個組み合わせたインターリーブ加算出力は,DACunit単体の前出力値を2¹とすると,-2¹≦ΔVout≦2^m-1であるデルタ型DAC同様の機能性を実現できる。0.18umCMOSプロセスを用いて,電流制御型インターリーブ加算DACを設計/試作した。100MHz動作をターゲットに10bitのDACunitを4個組み合わせたしたとき,400MHz相当の12bitのDAC出力を実測によって確認した。DNL及びINLは,それぞれ+0.5/-0.5LSB,+0.7/-0.8LSBである。消費電力は,5.58mW(V_DD=1.8V)である。(著者抄録)

シソーラス用語： *波形発生器 ,  *AD変換器 ,  斜面 ,  インタリーブ ,  イメージセンサ ,  量子化誤差 ,  信号変換器 ,  高速化 ,  DA変換器
準シソーラス用語： CMOSイメージセンサ ,  シングルスロープ ,  *ランプ波発生器 ,  時間ディジタル変換器

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： スロープ ,  変換器 ,  高速化 ,  インターリーブ ,  ランプ ,  波形発生器