文献

J-GLOBAL ID：201202282492785159   整理番号：12A0613781

Verilog HDLを用いたSHA-1ハッシュ関数の設計および実装

DESIGN AND IMPLEMENTATION OF SHA-1 HASH FUNCTION USING VERILOG HDL

著者 (2件)： SUHAILI Shamsiah binti (Waseda Univ., JPN) ,  WATANABE Takahiro (Waseda Univ., JPN)
資料名： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
巻： 2012  号： 情報・システム1  ページ： S.5-S.6  発行年： 2012年03月06日 
JST資料番号： G0508A  ISSN： 1349-1369  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

シソーラス用語： *ハッシュ関数 ,  *FPGA ,  専用プロセッサ ,  数学的変換 ,  ハードウェア設計 ,  実装設計 ,  *認証 ,  コンピュータセキュリティ ,  アルゴリズム ,  性能評価

分類 (3件)： システムプログラミング一般  (JD03010Y) ,  専用演算制御装置  (JC04030Y) ,  データ保護  (JD01020V)

タイトルに関連する用語 (6件)： Verilog ,  HDL ,  SHA ,  ハッシュ関数 ,  設計 ,  実装