文献

J-GLOBAL ID：201202284116792910   整理番号：12A0706101

コンパクトなGauss型生成回路を用いた完全に並列な自己学習アナログサポートベクトルマシン

Fully Parallel Self-Learning Analog Support Vector Machine Employing Compact Gaussian Generation Circuits

著者 (2件)： ZHANG Renyuan (Univ. Tokyo, Tokyo, JPN) ,  SHIBATA Tadashi (Univ. Tokyo, Tokyo, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 51  号： 4,Issue 2  ページ： 04DE10.1-04DE10.7  発行年： 2012年04月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 高次元パターン分類のために完全に並列な自己学習回路を採用したアナログサポートベクトルマシン(SVM)プロセッサーを開発した。高次元Gauss型関数(これは分類アルゴリズムにおいて最も強力な核関数であるが,計算的には高費用である)を実行するために,コンパクトなアナログGauss型生成回路を開発した。提案したこのGauss型生成回路を用いることにより,64次元パターン分類のためにSVMアルゴリズムに基づいた完全に並列な自己学習プロセッサーを構築した。プロセッサーにより占有されるチップの現実のエステートは非常に小さい。以前の研究で開発し,プロセッサー中に供給したアルゴリズムを用いて,二つのクラスからのオブジェクト画像を64次元ベクトルに変換した。学習過程はいかなるクロックに基づいた制御なしに自律的に進行し,システムの単一サイクル(10MHzで)内で自己収束した。いくつかの試験オブジェクト画像を用いて学習性能を検証した。回路シミュレーション結果に従って,すべての試験画像が実時間で正しいクラスに分類されることを示した。0.18μm相補性金属-酸化物-半導体(CMOS)技術において概念証明チップを設計し,作製したチップの測定結果から提案したSVMプロセッサーの性能を確証した。(翻訳著者抄録)

シソーラス用語： *ベクトルプロセッサ ,  *演算プロセッサ ,  正規分布 ,  *アナログ回路 ,  関数 ,  回路シミュレーション ,  *CMOS構造 ,  電子技術 ,  学習
準シソーラス用語： Gauss関数 ,  自己学習 ,  *並列プロセッサ ,  プロセッサ

分類 (3件)： 制御方式  (JC02030K) ,  演算方式  (JC02020Z) ,  電子回路一般  (NC05010N)

引用文献 (24件)：

• 1) N. Abramson, D. Braverman, and G. Sebestyen: IEEE Trans. Inf. Theory 9 (1963) 257.
• 2) V. Vapnik: The Nature of Statistical Learning Theory (Springer, New York, 1995) p. 23.
• 3) A. M. Mesleh and G. Kanaan: Proc. Int. Conf. Computer Engineering and Systems, 2008, p. 143.
• 4) B. Goertzel and J. Venuto: Proc. Int. Joint Conf. Neural Networks, 2006, p. 1220.
• 5) Y. Li, S. Xia, and Y. Zhou: Conf. Web Information Systems and Applications, 2009, p. 21.

タイトルに関連する用語 (4件)： Gauss型 ,  自己学習 ,  アナログ ,  サポートベクトルマシン