文献

J-GLOBAL ID：201202287937995517   整理番号：12A1037216

極低電圧ディジタルCMOS LSIsの論理的誤り訂正による低電力レベルシフタ

A Low-Power Level Shifter With Logic Error Correction for Extremely Low-Voltage Digital CMOS LSIs

著者 (4件)： OSAKI Yuji (Kobe Univ., Kobe, JPN) ,  HIROSE Tetsuya (Kobe Univ., Kobe, JPN) ,  KUROKI Nobutaka (Kobe Univ., Kobe, JPN) ,  NUMA Masahiro (Kobe Univ., Kobe, JPN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 47  号： 7  ページ： 1776-1783  発行年： 2012年07月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 極低電圧入力を取り扱える論理的誤り訂正回路(LECC)付きのレベルシフター(LS)回路を提案した。提案のLS回路は極低電圧信号を高電圧信号に変換する。提案のLS回路のアーキテクチャはレベル変換回路と論理的誤り訂正回路(LECC)で構成される。0.35μm CMOSプロセスによるproof-of-conceptチップを製作し,その動作を測定値により検証した。この回路は0.23V入力信号を3V出力信号に変換した。電力損は0.4V 10kHz入力パルスで58nWである。

シソーラス用語： 回路 ,  誤り訂正 ,  *LSI【IC】 ,  *ディジタル集積回路
準シソーラス用語： レベルシフター回路 ,  論理的誤り訂正

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 低電圧 ,  ディジタル ,  CMOS ,  誤り訂正 ,  低電力 ,  レベルシフタ