文献

J-GLOBAL ID：201202292503389299   整理番号：12A0112408

特集 計算・通信システムにおける信頼,セキュリティ,プライバシーに関する特輯 費用効果の良いソフトエラー保護に対するL2キャッシュ脆弱性の正確で簡単化した予測

Accurate and Simplified Prediction of L2 Cache Vulnerability for Cost-Efficient Soft Error Protection

著者 (3件)： CHENG Yu (National Lab. for Parallel and Distributed Processing, School of Computer, National Univ. of Defense Technol.) ,  MA Anguo (National Lab. for Parallel and Distributed Processing, School of Computer, National Univ. of Defense Technol.) ,  ZHANG Minxuan (National Lab. for Parallel and Distributed Processing, School of Computer, National Univ. of Defense Technol.)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E95-D  号： 1  ページ： 56-66 (J-STAGE)  発行年： 2012年 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： オンチップキャッシュメモリにおける高エネルギー粒子の衝突によるソフトエラーはマイクロプロセッサ設計にとって重要な課題になっている。構造における過渡的故障がプログラムの最終出力に見えるエラーを結果する確率として定義される構造脆弱性因子(AVF)が広く正確なソフト誤り率推定に用いられた。最近の検討により,AVFが既知であるソフトエラー保護法がいくつかの構造(すなわち,課題待ち行列,再注文バッファ)に対する性能と信頼性間のトレードオフを得るために大いに役立つことを見出した。大きなオンチップL2キャッシュを考慮して,冗長度に基づく(ECCのような)手法を高価なL2キャッシュデータ統一のために広く採用した。脆弱性特性の正確な知識なしにキャッシュを保護することは過保護に導き,その結果高負担を生じた。それ故,AVF既知の保護法設計は設計者がキャッシュに対する費用効果の良い保護を得るために魅力的である。本稿では,L2キャッシュの脆弱性の動的様相と予測可能性の包括的キャラクタリゼーションを行うために,改良AVF推定フレームワークを提案した。L2キャッシュAVFの変化を正確にモデル化するために,またL2キャッシュAVFに対するいくつかの鍵となる性能計量の重要な影響を定量的に説明するために,Bayes付加回帰ツリー(BART)法の使用を提案した。ついでL2キャッシュAVFの簡単化,高速推定のために,いくつかの鍵となる性能計量に基づくいくつかの簡単な選択則を抽出するためにバンプハンティング法を用いることを提案した。簡単化したL2キャッシュAVF推定量を用いて,AVF予測に基づく動的フォールトトレラント法の費用効果の良い利点を実証するために,一例としてAVF既知のECC法を開発した。実験結果は,従来の全ECC法と比較して,AVF既知のECC法はL2キャッシュアクセス遅れを16.5%低減し,SPECKベンチマークに対して電力消費を11.4%節減することを示した。(翻訳著者抄録)

シソーラス用語： *キャッシュメモリ ,  性質 ,  *予測 ,  *ソフトエラー ,  保護 ,  効果 ,  簡素化 ,  予測可能性 ,  キャラクタリゼーション ,  計量 ,  フォールトトレランス
準シソーラス用語： *エラー保護 ,  キャッシュ ,  フォールトトレラント性 ,  *簡単化 ,  脆弱性 ,  *費用効果

分類 (1件)： 記憶方式  (JC02040V)

引用文献 (44件)：

• SHAZLI, S. Z. A field analysis of system-level effects of soft errors occurring in microprocessors used in information system. IEEE International Test Conference, Oct. 2008. 2008, 1-10
• ASADI, H. Balancing performance and reliability in the memory hierarch. Proc. IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS), March 2005. 2005, 269-279
• SRIDHARAN, V. Reducing data cache susceptibility to soft errors. IEEE Trans. Dependable and Secure Computing. 2006, 3, 4, 353-364
• ZHANG, W. Computing cache vulnerability to transient errors and its implication. Proc. 20th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, Oct. 2005. 2005
• ZHANG, W. ICR : In-cache replication for enhancing data cache reliability. Proc. International Conference on Dependable Systems and Networks (DSN), June 2003. 2003, 291-300

タイトルに関連する用語 (10件)： 計算 ,  通信システム ,  信頼 ,  セキュリティ ,  プライバシー ,  費用効果 ,  ソフトエラー ,  キャッシュ ,  脆弱性 ,  予測