半導体装置の製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：酒井宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2010-133236
公開番号（公開出願番号）：特開2011-258822
出願日： 2010年06月10日
公開日（公表日）： 2011年12月22日
要約：

【課題】ホールパターンの寸法のばらつきを抑え、ホールパターンの未開口の発生を抑制する半導体装置の製造方法を提供する。【解決手段】一つの実施形態によれば、半導体装置の製造方法は、第1と第2のレジストパターン形成工程を含む。第1のレジストパターン形成工程では、コンタクトホール形成領域に、開口パターン111を有する第1のレジストパターン11を形成する。第2のレジストパターン形成工程では、コンタクトホール形成領域の第1の領域R1に開口パターン112を有し、第2の領域R2に第3の開口パターン112を有する第2のレジストパターン12を形成する。第2と第3の開口パターン112は、1本おきの活性領域3上に配列した形状を有するが、互いに異なる活性領域3上に形成される。そして、先に行う第1または第2のレジストパターン形成工程では、後のリソグラフィ処理で耐性を有するレジストの不溶化処理が行われる。【選択図】図4-2

請求項（抜粋）：

第1の方向に延在する導電層が第2の方向に第1のピッチでラインアンドスペース状にパターニングされた基板上に層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上にレジストを塗布し、コンタクトホール形成領域にリソグラフィ技術によって、前記第2の方向に延在し、前記ラインアンドスペース状の前記導電層の形成位置を横切る第1の開口パターンを有する第1のレジストパターンを形成する第1のレジストパターン形成工程と、前記層間絶縁膜上にレジストを塗布し、前記コンタクトホール形成領域にリソグラフィ技術によって、前記コンタクトホール形成領域を前記第1の方向の中心部で二分した時の一方の第1の領域には、1本おきの前記導電層の形成位置上に配列した前記第1の方向に延在する第2の開口パターンを有し、二分した前記コンタクトホール形成領域の他方の第2の領域には、前記第1の領域で前記第2の開口パターンが形成された前記導電層とは異なる1本おきの前記導電層の形成位置上に、前記第1の方向に延在する第3の開口パターンを有する第2のレジストパターンを形成する第2のレジストパターン形成工程と、前記第1のレジストパターンの前記第1の開口パターンと前記第2のレジストパターンの前記第2および第3の開口パターンとを重ね合わせたホール形成用マスクを用いて、前記層間絶縁膜をエッチングするエッチング工程と、を含み、前記第1のレジストパターン形成工程または前記第2のレジストパターン形成工程のうち、先に行う工程では、前記レジストとして露光現像後に後の工程でのリソグラフィ処理で耐性を有するレジストを用い、前記レジストパターン形成後に前記レジストの不溶化処理を行うことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/115 , H01L 21/824 , H01L 29/788 , H01L 29/792 , H01L 21/027

FI (3件)：

H01L27/10 434 , H01L29/78 371 , H01L21/30 502C

Fターム (26件)：

5F046AA11 , 5F046AA13 , 5F083EP02 , 5F083EP23 , 5F083EP33 , 5F083EP34 , 5F083EP76 , 5F083ER22 , 5F083GA09 , 5F083GA27 , 5F083LA02 , 5F083LA12 , 5F083LA16 , 5F083LA21 , 5F083MA20 , 5F083PR10 , 5F083PR28 , 5F083PR29 , 5F101BA01 , 5F101BB05 , 5F101BD01 , 5F101BD34 , 5F101BE07 , 5F101BH19 , 5F146AA11 , 5F146AA13

前のページに戻る