特許

J-GLOBAL ID：201203001318296798

半導体集積回路およびその動作方法

発明者： 鈴木 貴也 ,  松井 徹郎 ,  北川 明弘
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2010-240443
公開番号（公開出願番号）：特開2012-095074
出願日： 2010年10月27日
公開日（公表日）： 2012年05月17日
要約：

【課題】デルタシグマ型A/D変換器のアナログ入力信号の切り換えが実行される際の安定化時間を短縮すること。【解決手段】半導体集積回路のデルタシグマ型A/D変換器(12)のA/D変換動作は、制御回路(13)から供給される制御信号(Cnt2)によって制御される。アナログ入力信号(Vin)の切り換え実行時には、制御信号(Cnt2)に応答して積分器(1211)の演算増幅器(OPA)の出力電圧振幅が制限される振幅制限動作が実行される。例えば、信号切り換え実行時には、積分器(1211)の入力の信号伝達量または入力から出力への信号伝達量が、信号切り換え後の定常状態の信号伝達量よりも小さな値に設定される。半導体集積回路は、複数のアナログ入力端子に接続されたアナログマルチプレクサー(11)と、バスを介して制御回路(13)に接続された中央処理ユニット(21)を更に具備する。【選択図】図2

請求項（抜粋）：

半導体集積回路は、デルタシグマ型A/D変換器と制御回路とを具備して、 前記デルタシグマ型A/D変換器のA/D変換動作は、前記制御回路から前記デルタシグマ型A/D変換器に供給される制御信号によって制御され、 前記デルタシグマ型A/D変換器の入力端子に供給されるアナログ入力信号の切り換え実行時には、前記制御回路から供給される前記制御信号に応答して前記デルタシグマ型A/D変換器の積分器の演算増幅器の出力電圧振幅が制限される振幅制限動作が実行されることを特徴とする半導体集積回路。

IPC (1件)：

H03M 3/02

FI (1件)：

H03M3/02

Fターム (7件)：

5J064AA03 ,  5J064BA03 ,  5J064BC07 ,  5J064BC08 ,  5J064BC10 ,  5J064BC16 ,  5J064BC19