特許
J-GLOBAL ID：201203003302792640
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (5件)：
筒井 大和
, 菅田 篤志
, 筒井 章子
, 中原 亨
, 坂次 哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2010-199133
公開番号（公開出願番号）：特開2012-060250
出願日： 2010年09月06日
公開日（公表日）： 2012年03月22日
要約：
【課題】消費電流を増加させることなく短時間で、アナログ信号をデジタル信号に高精度に変換する。【解決手段】デルタシグマ型A/D変換器2において、デジタルフィルタ111によるA/D変換が開始される。デジタルフィルタ111のA/D変換時間が約1/2経過すると、デジタルフィルタ112がA/D変換を開始する。デジタルフィルタ111からA/D変換結果K1が出力されると、デジタルフィルタ111はリセットした後、再びA/D変換を開始する。そして、デジタルフィルタ111のA/D変換時間の約1/2が経過すると、デジタルフィルタ112のA/D変換が終了し、A/D変換結果K2が出力される。このように、A/D変換結果の出力間隔を、1つのデジタルフィルタによる構成と比べて2倍とすることにより、消費電流を増加させることなくA/D変換を高速化する。【選択図】図2
請求項（抜粋）：
アナログ信号をデジタル信号に変換するA/D変換器を備えた半導体集積回路装置であって、
前記A/D変換器は、
外部入力される入力電圧とフィードバック信号との引き算を行う減算器と、
前記減算器から出力された減算結果の信号を積分する積分器と、
前記積分器が積分した結果をデジタル信号に変換して量子化する量子化器と、
前記量子化器から出力されたデジタル信号をアナログ信号に変換してフィードバック信号として前記減算器に出力するD/A変換器と、
前記量子化器から出力されるデジタル信号をフィルタリングし、マルチビットのデジタル信号に復調してA/D変換値として出力する第1、第2〜第Nのデジタルフィルタとを有し、
前記第2〜前記第Nのデジタルフィルタは、
前記第1のデジタルフィルタのフィルタリングが開始した後、前記第1のデジタルフィルタが要するA/D変換時間をN分割した1/Nの時間が経過する毎に順次フィルタリングを開始することを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
Fターム (14件)：
5J022AA01
, 5J022BA01
, 5J022BA06
, 5J022BA10
, 5J022CA07
, 5J064AA01
, 5J064AA03
, 5J064BA03
, 5J064BC07
, 5J064BC08
, 5J064BC10
, 5J064BC12
, 5J064BC16
, 5J064BC24
