センサ装置

発明者： , ,
出願人/特許権者：
代理人 (4件)：西川惠清 , 水尻勝久 , 坂口武 , 北出英敏
公報種別：公開公報
出願番号（国際出願番号）：特願2010-259259
公開番号（公開出願番号）：特開2012-112665
出願日： 2010年11月19日
公開日（公表日）： 2012年06月14日
要約：

【課題】高精度化および動作速度の高速化を図ることが可能なセンサ装置を提供する。【解決手段】センサ部1とチョッパアンプ3の一方の入力端子との間を接続する第1状態とチョッパアンプ3の一方の入力端子と他方の入力端子との間を短絡する第2状態とを切り替える第1の切替部2を備えている。制御回路(制御手段)9は、2つの積分器6,6の一方の積分器6の第2積分期間T2と他方の積分器6の第1積分期間T1とが重なるように第3の切替部5,5を制御する。ディジタル回路12は、制御回路9からの読み出しタイミング信号が入力される度に、ディジタル値を出力するように構成されている。ディジタル回路12は、第1状態のときに第1積分期間T1が設定された積分器6の第2積分期間T2に対応したカウント値と第2状態のときに第1積分期間T1が設定された積分器6の第2積分期間T2に対応したカウント値との差分値をディジタル値として出力する。【選択図】図1

請求項（抜粋）：

複数のセンサ素子部を有するセンサ部と、前記各センサ素子部の出力電圧を増幅する1つのチョッパアンプと、前記各センサ素子部の出力電圧を前記チョッパアンプへ順次入力させるアナログマルチプレクサを有し前記センサ部と前記チョッパアンプの一方の入力端子との間を接続する第1状態と前記チョッパアンプの前記一方の入力端子と他方の入力端子との間を短絡する第2状態とを切り替える第1の切替部と、前記チョッパアンプの後段側に設けられたA/D変換器とを備え、前記A/D変換器は、それぞれ演算増幅器と抵抗とコンデンサとを有し前記チョッパアンプの後段側に設けられた2つの積分器と、前記チョッパアンプと前記各積分器との間にそれぞれ設けられた2つのアナログスイッチを有する第2の切替部と、前記各積分器に前記チョッパアンプの出力である入力電圧と基準電圧に対して前記入力電圧とは逆極性の参照電圧との一方を択一的に入力させる第3の切替部と、前記各積分器の出力電圧を基準電圧と比較する1つのコンパレータと、2つの前記積分器のうちの1つを前記コンパレータに択一的に接続する第4の切替部と、前記各積分器それぞれにおいて前記入力電圧を第1積分期間だけ積分した後に前記参照電圧を第2積分期間だけ積分する二重積分が行われるように前記第3の切替部を制御する機能を有する制御手段と、前記第2積分期間毎に前記コンパレータの出力が反転するまで一定周期のクロックパルスをカウントしカウント値を出力するカウンタと、前記第1状態のときに前記第1積分期間が設定された前記積分器の前記第2積分期間に対応した前記カウント値と前記第2状態のときに前記第1積分期間が設定された前記積分器の前記第2積分期間に対応した前記カウント値との差分値をディジタル値として出力するディジタル回路とを備え、前記制御手段は、前記両積分器の一方の前記積分器の前記第2積分期間と他方の前記積分器の前記第1積分期間とが重なるように前記第3の切替部を制御し、前記ディジタル回路は、前記制御手段からの読み出しタイミング信号が入力される度に、前記ディジタル値を出力することを特徴とするセンサ装置。

IPC (4件)：

G01J 1/44 , G01J 1/42 , G01J 1/02 , H04N 5/33

FI (5件)：

G01J1/44 L , G01J1/42 B , G01J1/02 Q , G01J1/02 C , H04N5/33

Fターム (16件)：

2G065AA04 , 2G065AA08 , 2G065AA11 , 2G065AB02 , 2G065BA14 , 2G065BA34 , 2G065BC03 , 2G065BC14 , 2G065BC15 , 2G065BC28 , 2G065CA12 , 5C024AX06 , 5C024HX02 , 5C024HX17 , 5C024HX23 , 5C024JX41

前のページに戻る