特許

J-GLOBAL ID：201203007667996126

薄膜トランジスタ、表示装置および電子機器

発明者： 廣升 泰信 ,  谷口 理
出願人/特許権者： ソニー株式会社
代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2011-021320
公開番号（公開出願番号）：特開2012-160679
出願日： 2011年02月03日
公開日（公表日）： 2012年08月23日
要約：

【課題】動作速度を簡易に向上させることが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供する。【解決手段】薄膜トランジスタ1は、ゲート電極141と、チャネルを構成するキャリア走行層121とこのキャリア走行層121へキャリアを供給するためのキャリア供給層122とを含む多層膜からなる酸化物半導体層12と、ゲート電極141と酸化物半導体層12との間に設けられたゲート絶縁膜131と、ソース・ドレイン電極16A,16Bとを備えている。酸化物半導体層12におけるソース・ドレイン領域12SDとゲート電極141の形成領域とは、互いに離隔している。従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができると共に、寄生容量の形成も回避することができる。【選択図】図1

請求項（抜粋）：

ゲート電極と、 チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、 前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、 ソース・ドレインとなる一対の電極と を備え、 前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している 薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 51/50

FI (7件)：

H01L29/78 618E ,  H01L29/78 618B ,  H01L29/78 616S ,  H01L29/78 618C ,  H01L29/78 617N ,  H01L29/78 612Z ,  H05B33/14 A

Fターム (46件)：

3K107AA01 ,  3K107BB01 ,  3K107CC31 ,  3K107CC35 ,  3K107CC42 ,  3K107CC45 ,  3K107EE04 ,  5F110AA02 ,  5F110BB01 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE03 ,  5F110EE14 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG01 ,  5F110GG06 ,  5F110GG07 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG22 ,  5F110GG25 ,  5F110GG42 ,  5F110GG43 ,  5F110HJ30 ,  5F110HK02 ,  5F110HK08 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HL23 ,  5F110HM14 ,  5F110NN04 ,  5F110NN12 ,  5F110NN23 ,  5F110NN35 ,  5F110NN71 ,  5F110NN72