特許
J-GLOBAL ID:201203007767554937

多層配線基板

発明者:
出願人/特許権者:
代理人 (1件): 上田 和弘
公報種別:公開公報
出願番号(国際出願番号):特願2011-024169
公開番号(公開出願番号):特開2012-164816
出願日: 2011年02月07日
公開日(公表日): 2012年08月30日
要約:
【課題】 共振周波数での電源インピーダンスを低く保ったまま反共振周波数での電源インピーダンスを下げることが可能な多層配線基板を提供する。【解決手段】 多層配線基板1には、IC50、及び該IC50の電源-グランド間に互いに並列に接続された2個の積層セラミックコンデンサ(デカップリングコンデンサ)60,67が実装されている。当該2個の積層セラミックコンデンサ60,67は、所定の抵抗値を有する抵抗パターン16を含む配線パターン15によって接続された積層セラミックコンデンサ67と、抵抗パターン16を含まない配線パターン14によって接続された積層セラミックコンデンサ60とを含む。積層セラミックコンデンサ60のESRは100mΩ以下に設定され、積層セラミックコンデンサ67のESRと抵抗パターン16との合成抵抗は1.5Ω以上20Ω以下に設定されている。【選択図】 図2
請求項(抜粋):
集積回路、及び該集積回路の電源-グランド間に互いに並列に接続される複数のデカップリングコンデンサが実装される多層配線基板であって、 前記複数のデカップリングコンデンサは、所定の抵抗値を有する抵抗パターンを含む配線パターンによって前記集積回路の電源-グランド間に接続される1以上の積層セラミックコンデンサと、前記抵抗パターンを含まない配線パターンによって前記集積回路の電源-グランド間に接続される1以上の積層セラミックコンデンサとを有することを特徴とする多層配線基板。
IPC (3件):
H05K 3/46 ,  H05K 1/02 ,  H01L 23/12
FI (3件):
H05K3/46 Q ,  H05K1/02 N ,  H01L23/12 B
Fターム (14件):
5E338AA03 ,  5E338BB75 ,  5E338CC04 ,  5E338CC06 ,  5E338CD23 ,  5E338EE13 ,  5E346AA12 ,  5E346AA15 ,  5E346BB03 ,  5E346BB04 ,  5E346BB07 ,  5E346CC01 ,  5E346CC31 ,  5E346HH06

前のページに戻る