特許

J-GLOBAL ID：201203008398176636

PLCのCPUユニット、PLC用のシステムプログラムおよびPLC用のシステムプログラムを格納した記録媒体

発明者： 西山 佳秀 ,  江口 重行 ,  ▲濱▼崎 治 ,  小島 達矢
出願人/特許権者： オムロン株式会社
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-056773
公開番号（公開出願番号）：特開2012-194667
出願日： 2011年03月15日
公開日（公表日）： 2012年10月11日
要約：

【課題】入出力処理と制御プログラムとが1対1に対応していない場合であっても、少なくとも受信された入力データを制御プログラムが利用可能にすることを、そのための制御プログラム自身による処理を必要とせずに、適切に行うことができるようにする。【解決手段】システムプログラムは、PLCの制御動作の実行準備処理として、受信された入力データを格納する受信バッファを記憶手段内に生成する処理と、制御プログラムから参照される入力データごとに、その制御プログラムが入力データの参照先とする入力同期バッファを記憶手段内に生成する処理とを実行させる。システムプログラムは、PLCの制御動作の実行制御処理として、受信された入力データを受信バッファからその入力データに対応する入力同期バッファにコピーする入力コピー処理と、制御プログラムを実行開始させる制御プログラム開始処理とを実行させる。【選択図】図5

請求項（抜粋）：

制御対象を制御するPLCのCPUユニットであって、 マイクロプロセッサと、 記憶手段と、 通信回路と、を備え、 前記PLCのCPUユニットは、出力データの送信と、入力データの受信と、前記入力データを使用して前記出力データを生成する制御プログラムの実行とを繰り返すことによって前記制御対象を制御するように構成されており、 前記記憶手段は、前記制御プログラムおよびシステムプログラムの格納に用いられ、 前記マイクロプロセッサは、前記記憶手段に格納された前記システムプログラムおよび前記制御プログラムを実行し、 前記通信回路は、前記出力データを送信および前記入力データを受信し、 前記システムプログラムは、前記PLCの制御動作の実行準備処理として、 受信された入力データを格納する受信バッファを前記記憶手段内に生成する処理と、 前記制御プログラムから参照される入力データごとに、その制御プログラムが入力データの参照先とする入力同期バッファを前記記憶手段内に生成する処理とを含み、 前記システムプログラムは、前記PLCの制御動作の実行制御処理として、 受信された前記入力データを前記受信バッファからその入力データに対応する前記入力同期バッファにコピーする入力コピー処理と、 前記制御プログラムを実行開始させる制御プログラム開始処理とを含む、PLCのCPUユニット。

IPC (1件)：

G05B 19/05

FI (1件)：

G05B19/05 F

Fターム (11件)：

5H220BB09 ,  5H220BB12 ,  5H220CC07 ,  5H220CX01 ,  5H220CX05 ,  5H220EE01 ,  5H220HH08 ,  5H220JJ12 ,  5H220JJ16 ,  5H220JJ26 ,  5H220JJ34