特許

J-GLOBAL ID：201203009126383345

バイポーラ半導体素子

発明者： 中山 浩二 ,  浅野 勝則 ,  土田 秀一 ,  宮澤 哲哉
出願人/特許権者： 関西電力株式会社 ,  財団法人電力中央研究所
代理人 (2件)： 山崎 宏 ,  田中 光雄
公報種別：公開公報
出願番号（国際出願番号）：特願2010-170617
公開番号（公開出願番号）：特開2012-033618
出願日： 2010年07月29日
公開日（公表日）： 2012年02月16日
要約：

【課題】ドリフト層とドリフト層に隣接する層との界面の応力を低減して、順方向電圧を低く抑えることができるバイポーラ半導体素子を提供する。【解決手段】このpinダイオード20は、n型SiCドリフト層23の膜厚の各範囲(300μm以下200μm超),(200μm以下100μm超),(100μm以下50μm超)に対応して、n型SiCバッファ層22の不純物濃度の各上限値(5×1017cm-3),(7×1017cm-3),(10×1017cm-3)が設定されている。これにより、n型SiCドリフト層23とn型SiCバッファ層22との界面の応力を低減でき、順方向電圧を低減できる。【選択図】図5

請求項（抜粋）：

炭化けい素半導体で作製されたドリフト層と、 上記ドリフト層に隣接して作製された炭化けい素半導体層とを備え、 上記ドリフト層の厚さを300μm以下かつ200μmを超える寸法にしたと共に上記炭化けい素半導体層の不純物濃度を5×1017cm-3以下にした構成と、 上記ドリフト層の厚さを200μm以下かつ100μmを超える寸法にしたと共に上記炭化けい素半導体層の不純物濃度を7×1017cm-3以下にした構成と、 上記ドリフト層の厚さが100μm以下かつ50μmを超える寸法にしたと共に上記炭化けい素半導体層の不純物濃度を1×1018cm-3以下にした構成とのうちのいずれか1つの構成を有し、 さらに、上記炭化けい素半導体層の不純物濃度を上記ドリフト層の不純物濃度の100倍以上にしたことを特徴とするバイポーラ半導体素子。

IPC (11件)：

H01L 29/861 ,  H01L 21/331 ,  H01L 29/732 ,  H01L 29/06 ,  H01L 29/15 ,  H01L 29/744 ,  H01L 29/12 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 21/205

FI (14件)：

H01L29/91 F ,  H01L29/72 P ,  H01L29/06 601S ,  H01L29/06 301G ,  H01L29/74 C ,  H01L29/78 652T ,  H01L29/78 655B ,  H01L29/78 653A ,  H01L29/78 652M ,  H01L29/78 658G ,  H01L29/78 658E ,  H01L29/78 652H ,  H01L29/91 D ,  H01L21/205

Fターム (28件)：

5F003AP04 ,  5F003BA92 ,  5F003BA93 ,  5F003BC01 ,  5F003BM01 ,  5F003BP12 ,  5F003BP31 ,  5F003BZ01 ,  5F003BZ04 ,  5F005AB01 ,  5F005AC02 ,  5F005AD02 ,  5F005AF02 ,  5F005AH02 ,  5F045AA06 ,  5F045AB06 ,  5F045AC01 ,  5F045AC07 ,  5F045AC19 ,  5F045AD18 ,  5F045AE23 ,  5F045AF02 ,  5F045AF13 ,  5F045BB16 ,  5F045CA01 ,  5F045DA53 ,  5F045DA59 ,  5F045HA13