特許
J-GLOBAL ID:201203009190242925
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
服部 雅紀
公報種別:公開公報
出願番号(国際出願番号):特願2011-288411
公開番号(公開出願番号):特開2012-146978
出願日: 2011年12月28日
公開日(公表日): 2012年08月02日
要約:
【課題】 出力ポートの絶縁破壊電圧より低い絶縁破壊電圧を有することが可能な静電放電保護素子を備える半導体装置を提供する。【解決手段】 半導体装置は、第1LDMOS素子1を含む出力ポートと、出力ポートを静電放電から保護し、第2LDMOS素子4及びバイポーラトランジスタ3から構成される静電放電保護素子2と、を備える。第1LDMOS素子1および第2LDMOS素子4は、それぞれゲート、第1導電型のドレイン領域、第2導電型のボディ領域、及び第1導電型のドレイン領域と第2導電型のボディ領域との間に形成された素子分離領域を備える。このとき、第2LDMOS素子4の絶縁破壊電圧は、第1LDMOS素子1の絶縁破壊電圧より低い。これにより、第1LDMOS素子1の静電破壊を防止することができる。【選択図】 図1
請求項(抜粋):
第1LDMOS素子を有する出力ポートと、
前記出力ポートを静電放電から保護し、第2LDMOS素子及びバイポーラトランジスタを有する静電放電保護素子と、
を備え、
前記第2LDMOS素子の絶縁破壊電圧は、前記第1LDMOS素子の絶縁破壊電圧と同一またはそれより低いことを特徴とする半導体装置。
IPC (6件):
H01L 27/06
, H01L 29/78
, H01L 21/336
, H01L 29/786
, H01L 27/04
, H01L 21/822
FI (6件):
H01L27/06 311C
, H01L29/78 301K
, H01L29/78 301D
, H01L29/78 623A
, H01L27/04 H
, H01L29/78 301J
Fターム (88件):
5F038AR01
, 5F038AR09
, 5F038BH02
, 5F038BH06
, 5F038BH07
, 5F038BH13
, 5F038EZ01
, 5F038EZ02
, 5F038EZ13
, 5F038EZ14
, 5F038EZ16
, 5F038EZ20
, 5F048AC06
, 5F048AC08
, 5F048BA07
, 5F048BA13
, 5F048BA14
, 5F048BB01
, 5F048BB05
, 5F048BB09
, 5F048BB12
, 5F048BB20
, 5F048BC01
, 5F048BC03
, 5F048BC07
, 5F048BC18
, 5F048BD04
, 5F048BE05
, 5F048BE09
, 5F048BF06
, 5F048BF18
, 5F048BG12
, 5F048BG13
, 5F048BH01
, 5F048CA03
, 5F048CA05
, 5F048CA08
, 5F048CC01
, 5F048CC04
, 5F048CC08
, 5F048CC10
, 5F048CC16
, 5F048CC18
, 5F110AA22
, 5F110BB04
, 5F110BB12
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110EE02
, 5F110EE09
, 5F110EE14
, 5F110FF02
, 5F110GG12
, 5F110GG37
, 5F110HJ13
, 5F110HK05
, 5F110HM12
, 5F110NN65
, 5F110NN71
, 5F110NN78
, 5F140AA38
, 5F140AB00
, 5F140AB07
, 5F140AB10
, 5F140AC21
, 5F140AC22
, 5F140BA01
, 5F140BA05
, 5F140BA07
, 5F140BC12
, 5F140BD18
, 5F140BD19
, 5F140BF01
, 5F140BF04
, 5F140BF11
, 5F140BF15
, 5F140BH17
, 5F140BH30
, 5F140BH43
, 5F140BH45
, 5F140BH47
, 5F140BJ08
, 5F140BK13
, 5F140CB08
, 5F140CD01
, 5F140DA01
前のページに戻る